

RESSALVA

Atendendo solicitação da
autora, o texto completo desta tese
será disponibilizado somente a partir
de 24/08/2019.

**FACULDADE DE ENGENHARIA
CAMPUS DE ILHA SOLTEIRA**

CAROLINE DOMINGUES PORTO DO NASCIMENTO BARBIERI

**ALGORITMOS PARA A SÍNTESE DE CIRCUITOS REVERSÍVEIS
TERNÁRIOS: ANÁLISE COMPARATIVA**

CAROLINE DOMINGUES PORTO DO NASCIMENTO BARBIERI

**ALGORITMOS PARA A SÍNTESE DE CIRCUITOS REVERSÍVEIS
TERNÁRIOS: ANÁLISE COMPARATIVA**

Tese apresentada à Faculdade de Engenharia -
UNESP – Campus de Ilha Solteira, como parte
dos requisitos para obtenção do título de
Doutora em Engenharia Elétrica.

Área de Conhecimento: Automação.

Prof. Dra. Anna Diva Plasencia Lotufo

Orientadora

Prof. Dr. Claudio Moraga

Coorientador

FICHA CATALOGRÁFICA
Desenvolvido pelo Serviço Técnico de Biblioteca e Documentação

B236a Barbieri, Caroline Domingues Porto do Nascimento.
Algoritmos para a síntese de circuitos reversíveis ternários: análise comparativa / Caroline Domingues Porto do Nascimento Barbieri. -- Ilha Solteira: [s.n.], 2018
109 f. : il.

Tese (doutorado) - Universidade Estadual Paulista. Faculdade de Engenharia de Ilha Solteira. Área de conhecimento: Automação, 2018

Orientadora: Anna Diva Plasencia Lotufo
Coorientador: Claudio Moraga
Inclui bibliografia

1. Lógica ternária. 2. Computação quântica. 3. Síntese de circuitos reversíveis. 4. Permutação. 5. Ciclos de permutação disjuntos. 6. Algoritmo genético.



UNIVERSIDADE ESTADUAL PAULISTA

Câmpus de Ilha Solteira

CERTIFICADO DE APROVAÇÃO

TÍTULO DA TESE: ALGORITMOS PARA A SÍNTESE DE CIRCUITOS REVERSÍVEIS TERNÁRIOS
ANÁLISE COMPARATIVA

AUTORA: CAROLINE DOMINGUES PORTO DO NASCIMENTO BARBIERI
ORIENTADORA: ANNA DIVA PLASENCIA LOTUFO

Aprovada como parte das exigências para obtenção do Título de Doutora em ENGENHARIA
ELÉTRICA, área: AUTOMAÇÃO pela Comissão Examinadora:

Prof. Dr. CLAUDIO MORAGA
Dept. Computer Science / Technical University of Dortmund

Prof. Dr. CARLOS ROBERTO MINUSSI
Departamento de Engenharia Elétrica / Faculdade de Engenharia de Ilha Solteira

Profa. Dra. MARA LUCIA MARTINS LOPES
Departamento de Matemática / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. KENJI NOSE FILHO
Centro de Engenharia, Modelagem e Ciências Sociais Aplicadas / Universidade Federal do ABC

Profa. Dra. FERNANDA CASENO LIMA TRINDADE ARIOLI
Departamento de Sistemas de Energia Elétrica / Universidade Estadual de Campinas - UNICAMP

Ilha Solteira, 24 de agosto de 2018

AGRADECIMENTOS

A Deus, que por sua presença, sempre ouve as minhas orações, e me capacita para tudo aquilo que Ele me destina. Aos meus avós, pelo modelo de vida passado, com muito esforço e espírito de luta alçaram conquistas gloriosas, sem deixar de lado os maiores valores da vida. Acreditaram, deram apoio, e acima de tudo me ensinaram o poder da fé, elementos essenciais para esta conquista. Ao Samuel, a quem devo a felicidade e o amor, e que além de meu esposo, tem sido meu companheiro e grande amigo. À minha mãe Ângela Cristina Domingues Porto, que me mostrou que é preciso coragem para vencer. Ao meu Pai Wilson Barbieri. À minha querida tia Carla Cristiane Domingues Porto pelo imenso carinho e principalmente pelas importantes revisões ortográficas, que me ajudaram na escrita deste trabalho. À minha prezada orientadora Prof. Dra. Anna Diva Plasencia Lotufo, pela grande ajuda e por me estender a sua mão amiga em um dos momentos mais difíceis da minha jornada, para que este trabalho fosse realizado. Ao Prof. Dr. Carlos Roberto Minussi pelo importante amparo na realização deste trabalho. Ao meu caro coorientador Prof. Dr. Claudio Moraga pelas oportunidades que me proporcionou, abrindo a porta para que trabalhássemos em conjunto, pela disponibilidade, paciência e principalmente pelo grande apoio e amizade durante o período em que trabalhamos juntos. Ao meu amigo Jean Vitor, e aos demais, que me auxiliaram por meio da amizade e ajuda. A CNPq pelo auxílio financeiro para a realização desta pesquisa, e à CAPES pelo auxílio financeiro durante o desenvolvimento parcial no exterior. A todos que contribuíram indiretamente para a realização deste trabalho.

RESUMO

A lógica de múltiplos valores, em especial a ternária, apresenta inúmeras vantagens sobre a lógica binária em circuitos reversíveis/quânticos. A realização de funções usando a lógica reversível ternária é conhecida por requerer um menor número de linhas em comparação com a lógica reversível binária convencional. Este aspecto tem motivado as pesquisas em abordagens de síntese. A grande maioria dos métodos existentes requerem entradas adicionais, denominadas de *ancillary lines*, durante o processo de síntese, o que é dispendioso para implementação em tecnologias quânticas, quando disponíveis. Neste trabalho, foram propostas diferentes metodologias e análises comparativas para o problema da síntese de circuitos reversíveis ternários sem a adição de *ancillary lines*. A metodologia de síntese proposta, denominada de MMD *plus*, foi aplicado nos modos *backward* e *top-down* como referência a todas as 362880 possíveis funções reversíveis ternárias de 2 variáveis. Além do processamento *top-down* originário do algoritmo MMD, um processamento *bottom-up* é implementado e sua eficiência comparativa é avaliada. Por definição, as funções reversíveis ternárias são permutações. Realiza-se a decomposição das permutações em ciclos disjuntos de ordem natural, em ciclos de permutação com 3 elementos, e em transposições, para obtenção dos circuitos reversíveis ternários. Uma métrica é introduzida para mensurar a complexidade e custo dos circuitos, com base nas portas reversíveis de múltiplos valores Muthukrishnan-Stroud (MS). A eficiência do procedimento de síntese do MMD *plus* empregado aos ciclos de permutação é avaliada e comparada com a aplicação direta, isto é, sem decomposição das permutações em ciclos. Em seguida, propõem-se duas metodologias com base em Algoritmos Genéticos para o projeto de circuitos reversíveis ternários como um problema de otimização, utilizando-se, também, das portas MS. A influência de diferentes tipos de seleção e variação do tamanho dos indivíduos é avaliada em relação à quantidade de portas e custos dos circuitos resultantes da síntese.

Palavras-Chave: Lógica ternária. Computação quântica. Síntese de circuitos reversíveis. Permutação. Ciclos de permutação disjuntos. Algoritmo genético.

ABSTRACT

Multiple-valued logic, especially ternary logic, has many advantages over binary logic in reversible/quantum circuits. Performing functions using ternary reversible logic is known to require fewer rows compared to conventional binary reversible logic. This aspect has motivated the researches in synthetic approaches. The vast majority of existing methods require additional lines, called ancillary lines, during the synthesis process, which is expensive for implementation in quantum technologies, when available. In this work, we proposed different methodologies and comparative analysis for the problem of the synthesis of ternary reversible circuits without the addition of ancillary lines. The proposed synthesis methodology, called MMD plus, in backward top-down modes was applied as a reference to all 362880 possible ternary 2-variable reversible functions. In addition to the original top-down processing of the MMD algorithm, a bottom-up processing is implemented and its comparative efficiency is evaluated. By definition the ternary reversible functions are permutations. The decomposition of the permutations is performed in disjoint cycles of the natural order, in permutation cycles with 3 elements and in transpositions, to obtain the circuits. A metric is introduced to estimate the complexity or cost of circuits based on Muthukrishnan-Stroud (MS) multivalued reversible gates. The efficiency of the MMD plus synthesis employed in the permutation cycles is evaluated and compared with the direct application, without decomposition. Then, two methodologies based on Genetic Algorithms are proposed for the design of ternary reversible circuits as an optimization problem, using also the MS gates. The influence of different types of selection and variation of the individual's size is evaluated in relation to the number of gates and costs of the circuits resulting from the synthesis.

Keywords: Ternary logic. Quantum computation. Synthesis of reversible circuits. Permutation. Disjunct permutation cycles. Genetic algorithm.

LISTA DE FIGURAS

Figura 1	- Porta reversível ternária do tipo MS.		29
Figura 2	- Porta reversível ternária P01.		29
Figura 3	- Modelo generalizado para portas reversíveis ternárias do tipo MS.		30
Figura 4	- Modelo para a representação de portas reversíveis ternárias controladas na forma de matriz unitária.		32
Figura 5	- Ilustração do comportamento da porta reversível SWAP.		33
Figura 6	- Ilustração do comportamento de um circuito reversível ternário.		37
Figura 7	- Circuito reversível ternário que realiza a função f1.		46
Figura 8	- Realização da função f1 com MMD plus, modo backward.		47
Figura 9	- Realização da função f1 com MMD plus, modo backward, em que as entradas são ordenadas de acordo com o peso Hamming.		49
Figura 10	- Realização da função f1 com MMD plus, modo backward, em que as entradas são ordenadas de acordo com a distância Hamming.	50	50
Figura 11	- Realização da função reversível ternária f1 com MMD plus modo forward.	51	51
Figura 12	- Realização da função reversível ternária f1 com MMD plus modo backward e bottom-up.	52	52
Figura 13	- Realização da função reversível ternária f1 com MMD plus modo forward e bottom-up.	52	52
Figura 14	- Ilustração da decomposição da função reversível ternária f2 em produto de ciclos de permutação disjuntos.	58	58
Figura 15	- Circuito gerado com a aplicação de MMD plus ao ciclo de permutação (01, 22, 10, 21, 11).	59	59
Figura 16	- Circuito gerado com a aplicação de MMD plus ao ciclo de permutação (02, 12).	60	60
Figura 17	- Circuito reversível ternário correspondente aos ciclos de permutação (01, 22, 10, 21, 11) (02, 12).	61	61
Figura 18	- Circuito reversível ternário correspondente às transposições (01, 11) (01, 21) (01, 10) (01, 22) (02, 12).		62
Figura 19	- Circuito reversível ternário correspondente aos ciclos (01, 21, 11) (01, 22, 10) (02, 12).		63
Figura 20	- Tipo de codificação utilizada para representar cada indivíduo.		66
Figura 21	- Circuito reversível ternário equivalente ao indivíduo da Figura 20.	67	67
Figura 22	- Representação de uma possível população inicial.	70	70
Figura 23	- Tipo de reordenamento aplicado a populações iniciais.	70	70
Figura 24	- População descendente.	71	71
Figura 25	- Processo de recombinação entre dois indivíduos pais.	73	73
Figura 26	- Fluxograma genérico do Algoritmo Genético.	76	76
Figura 27	- Distribuição da quantidade de funções de acordo com o custo total do circuito sintetizado. (a) com MMD plus (b) com a Metodologia IV.	86	86

Figura 28	- Distribuição da quantidade de funções de acordo com a melhoria de custo total apresentada por MMD plus e Metodologia IV.	88	88
Figura 29	- (a) Realização do MMD plus com custo igual a 24 e em (b) realização aos ciclos de permutação.	90	90
Figura 30	- (a) Realização do MMD plus com custo igual a 16 e em (b) realização como um produto de transposições, com um custo igual a 14.	92	92
Figura 31	- Realizações para a função reversível ternária $f = (10, 22, 20, 11, 01, 12, 21, 00, 02)$. (a) com MMD plus e (b) com AGS.	94	94
Figura 32	- Distribuição da quantidade de portas reduzidas em relação ao tamanho da população e o número de evoluções.	95	95
Figura 33	- Distribuição da quantidade de portas reduzidas sob as abordagens Randômica e Menos_Um.	95	95
Figura 34	- Distribuição da quantidade de portas reduzidas em relação ao tamanho da população e o número de evoluções.		97
Figura 35	- Experimentos comparativos entre AGS e AGS-II.	98	98
Figura 36	- Modelo para a redução de custos dos circuitos.	100	100

LISTA DE TABELAS

Tabela 1	- Especificação de uma função ternária na forma de tabela de valores.	24	24
Tabela 2	- Especificação reversível da função ternária apresentada na Tabela 1.	26	26
Tabela 3	- Portas reversíveis ternárias, respectivas operações elementares e símbolos.	27	27
Tabela 4	- Operações de adição e multiplicação <i>módulo 3</i> referentes ao Campo de Galoá 3.	28	28
Tabela 5	- Operação de cada porta reversível ternária sob x .	28	28
Tabela 6	- A interdependência das portas reversíveis ternárias $\{\oplus 1, \oplus 2, P_{12}, P_{01}, NOT, I\}$.	35	35
Tabela 7	- Função reversível ternária f_i representada na forma de tabela de valores.	42	42
Tabela 8	- Primeira iteração do procedimento de síntese do algoritmo MMD modo <i>backward top-down</i> .	44	44
Tabela 9	- Procedimento de síntese do algoritmo MMD modo <i>backward top-down</i> .	45	45
Tabela 10	- Procedimento de síntese com o MMD <i>plus</i> modo <i>backward</i> , com as entradas ordenadas de acordo com o peso <i>Hamming</i> .	49	49
Tabela 11	- Procedimento de síntese com o MMD <i>plus</i> modo <i>backward</i> e <i>bottom-up</i> .	51	51
Tabela 12	- Sumarização dos resultados da aplicação dos modos <i>backward</i> , <i>forward</i> , <i>top-down</i> e <i>bottom-up</i> à função f_i .	53	53
Tabela 13	- Especificação da função reversível ternária f_2 : (00, 22, 12, 21, 01, 02, 20, 11, 10)	58	58
Tabela 14	- Algoritmo MMD <i>plus</i> backward top-down aplicado ao ciclo de permutação (01, 22, 10, 21, 11).	59	59
Tabela 15	- Algoritmo MMD <i>plus</i> aplicado ao ciclo de permutação (02, 12).	60	60
Tabela 16	- Custos dos circuitos reversíveis ternários obtidos a partir das metodologias I, II e III empregadas à função $f_2 = (00, 22, 12, 21, 01, 02, 20, 11, 10)$.	64	64
Tabela 17	- Seleção dos indivíduos por meio da Proximidade de Inteiros.	72	72
Tabela 18	- Quantidade de portas reversíveis ternárias e das funções realizadas.	81	81
Tabela 19	- Quantidade de funções realizadas em uma comparação experimental do MMD <i>plus</i> versus Metodologias I e II.	82	82
Tabela 20	- Quantidade de funções realizadas em uma comparação experimental do MMD <i>plus</i> versus Metodologias I e II.	83	83
Tabela 21	- Realizações com os métodos MMD <i>plus</i> na versão padrão (<i>backward</i> e <i>top-down</i>) e bidirecional.	84	84

Tabela 22	- Quantidade de portas reversíveis ternárias e das funções realizadas.	87	87
Tabela 23	- Quantidade de funções realizadas em uma comparação experimental do MMD <i>plus</i> versus Metodologias IV.	87	87
Tabela 24	- Quantidade de funções realizadas em uma comparação experimental das Metodologias IV, V e VI.	91	91
Tabela 25	- Quantidade de circuitos superiores gerados pelo AGS, utilizando-se como parâmetro de comparação o algoritmo MMD <i>plus</i> na versão padrão.	93	93
Tabela 26	- Quantidade de funções otimizadas em uma comparação experimental do AGS proposto.	96	96

SUMÁRIO

1	INTRODUÇÃO	12
1.1	OBJETIVOS E CONTRIBUIÇÕES	12
2	REVISÃO BIBLIOGRÁFICA	18
3	CIRCUITOS REVERSÍVEIS TERNÁRIOS	23
3.1	FUNÇÕES REVERSÍVEIS TERNÁRIAS	23
3.3	CIRCUITOS REVERSÍVEIS TERNÁRIOS	35
3.3.1	Função de transferência	37
3.3.2	Métricas de avaliação de desempenho	39
4	ALGORITMOS DE SÍNTESE DE CIRCUITOS REVERSÍVEIS TERNÁRIOS	
	MMD E MMD PLUS	41
4.1	ALGORITMO DE TRANSFORMAÇÃO MMD	41
4.1.1	Ilustração da principal ideia do algoritmo MMD	41
4.2	MMD PLUS	46
4.2.1	Ordenação dos vetores de entrada por distância e peso Hamming	48
4.2.2	Orientação do processo de busca em modos forward, backward, top-down e bottom-up	50
4.3	MMD PLUS APLICADO A DECOMPOSIÇÃO DE PERMUTAÇÕES EM CICLOS	53
4.3.1	Permutação	54
4.3.2	Decomposição de permutação em cascata de ciclos disjuntos	55
4.3.3	Produto de transposições	56
4.3.4	Composição de Transposições em Ciclos com 3 elementos (ciclos – 3)	56
4.3.5	MMD plus aplicado a ciclos de permutação de ordem natural	57
4.3.6	MMD plus aplicado a transposições	61
4.3.7	MMD plus aplicado a ciclos com 3 elementos (ciclos-3)	63
5	METODOLOGIA PARA A SÍNTESE DE CIRCUITOS REVERSÍVEIS TERNÁRIOS COM BASE NO ALGORITMO GENÉTICO SIMPLES	65
5.1	ALGORITMO GENÉTICO SIMPLES PROPOSTO	66
5.1.1	Codificação do problema	66
5.1.2	Geração da população inicial	68

5.1.3	Função de aptidão	68
5.1.4	Seleção	69
5.1.5	Operadores genéticos	72
5.1.6	Critério de parada	74
5.1.7	Descrição do algoritmo genético simples para a síntese de circuitos reversíveis ternários	74
5.2	ALGORITMO GENÉTICO SIMPLES II	76
5.2.1	Descrição do algoritmo genético simples II (AGS-II)	77
6	RESULTADOS EXPERIMENTAIS	79
6.1	EXPERIMENTOS REALIZADOS COM AS METODOLOGIAS I E II	80
6.2	EXPERIMENTOS REALIZADOS COM A METODOLOGIA III	82
6.3	EXPERIMENTOS REALIZADOS COM AS METODOLOGIAS IV, V E V	85
6.4	EXPERIMENTOS REALIZADOS COM OS ALGORITMOS GENÉTICOS SIMPLES I (AGS) E II (AGS-II) PROPOSTOS	92
7	OTIMIZAÇÃO PÓS-SÍNTESE PARA SÍNTESE DE CIRCUITOS REVERSÍVEIS TERNÁRIOS	99
8	CONCLUSÃO E TRABALHOS FUTUROS	101
8.1	TRABALHOS FUTUROS	103
	REFERÊNCIAS	104

1 INTRODUÇÃO

Por causa da capacidade de ser aplicada em diferentes tipos de tecnologias emergentes, proporcionar baixa dissipação de calor em dispositivos eletrônicos e, principalmente, pelo potencial de implementações na computação quântica, considerada uma das áreas mais promissoras para o futuro dos sistemas computacionais, as pesquisas sobre circuitos reversíveis ganharam impulso nos últimos anos (HADJAM; MORAGA, 2014; SOEKEN; DUECK; MILLER, 2016; RICE, 2016; NAGAMANI et al., 2018).

Embora a maioria das aplicações para circuitos reversíveis seja atualmente em tecnologias emergentes, as primeiras considerações e definições para um processo computacionalmente reversível foram feitas entre as décadas de 1960 e 1980.

Se em um determinado processo a informação gerada como saída for suficiente para calcular a informação de entrada, este processo é considerado reversível, ou seja, nenhuma informação é destruída durante a realização dos cálculos (TOFFOLI, 1980). As portas lógicas convencionais, com exceção da porta NOT, não são reversíveis, pois os valores de entrada não podem ser calculados conhecendo unicamente os valores de saída. Landauer (1961) conseguiu determinar a quantidade de dissipação de calor que é perdida em cada bit de operação irreversível nas portas convencionais. Posteriormente, Bennett (1973) mostrou que computadores com a dissipação de energia tendendo a zero só são possíveis quando opera perto de seu equilíbrio termodinâmico e, além disso, mostrou que este equilíbrio pode ser conseguido por meio de componentes reversíveis. Bennett afirmou também que, para evitar a dissipação de energia, o circuito deve ser construído a partir de portas reversíveis.

É relevante ressaltar que todas as operações quânticas básicas são reversíveis e, por isso, a computação quântica é considerada a principal aplicação dos circuitos reversíveis. Os computadores quânticos têm sido considerados por importantes pesquisadores e empresas, como a IBM, como o futuro da computação, uma vez que os computadores convencionais estão atingindo seus limites físicos (MOORE, 1965; BENNETT; DIVINCENZO, 2000). Por meio da superposição de bits, estes computadores permitem o processamento paralelo intensivo de cálculos, fazendo com que problemas exponenciais não solucionáveis pela computação clássica sejam solucionados em tempo polinomial por computadores quânticos, como no caso do algoritmo de fatoração proposto por Shor (1999).

Isto posto, a síntese e otimização de circuitos reversíveis estão estritamente relacionadas à computação quântica. Além disso, os circuitos reversíveis resultantes da síntese são

usualmente mapeados para uma biblioteca de portas quânticas para avaliar o custo de implementação. Como exemplo, tem-se o modelo de decomposição de portas reversíveis em quânticas, proposto por Barenco et al. (1995). Modelos quânticos similares modelos quânticos para portas reversíveis operando sobre múltiplos valores também têm sido propostos e recebido atenção especial nos dias que correm (AHARONOV; BEN-OR, 2008; MORAGA, 2016-a; MORAGA 2016-b). Esta atenção especial se deve ao fato de que portas reversíveis trabalhando com múltiplos valores possibilitam uma codificação de informação mais compacta e eficiente. Ao passo que no domínio binário têm-se duas unidades de informação 0 e 1, no domínio de múltiplos valores é possível trabalhar com p unidades de informação.

A escolha de um modelo binário foi inevitável no princípio dos computadores clássicos, uma vez que os componentes básicos disponíveis (válvulas/ transistores) tinham apenas dois estados reais controláveis. No contexto quântico, esta condição é diferente. Pesquisadores têm trabalhado experimentalmente com portas quânticas com dois valores/níveis ou mais (MORAGA, 2016). O trabalho mais significativo neste contexto foi desenvolvido por Muthukrishnan e Stroud (2000), no qual reportaram a realização física de portas com p -níveis sob a tecnologia quântica *ion-trap*. Foi mostrado, também, que o emprego de operações com múltiplos valores proporciona maior flexibilidade no armazenamento e no processamento das informações.

No domínio de múltiplos valores, circuitos reversíveis empregando-se de três valores, 0, 1 e 2, são referidos como ternários. Logo, a quantidade de informação que pode ser armazenada por operação na computação ternária é visivelmente maior quando comparada à binária. As operações ternárias levam à redução do número de linhas na concepção de um circuito reversível, bem como a redução do número de portas quando implementadas em circuitos quânticos. Especificamente, uma determinada função reversível binária, quando codificada na forma ternária, torna-se 63% mais compacta em relação ao número de linhas no circuito quântico (KHAN, 2010). Em virtude destas características, a síntese de circuitos reversíveis ternários tem emergido como um importante problema de pesquisa nos últimos anos (KHAN; RICE, 2016; KOLE et al., 2017; KHAN et al., 2017).

Um circuito, binário ou ternário, é considerado reversível se for realizado por uma cascata acíclica de portas reversíveis livres de *fan-out*, cujas portas realizam funções bijetivas e, por conseguinte, devem conter o mesmo número de variáveis de entrada e de saída. Define-se como *fan-out*, o número máximo de entradas que podem ser alimentadas pela saída de uma porta lógica. Essas restrições evidenciam que projetos de circuitos reversíveis são significativamente mais complexos do que os circuitos digitais clássicos (irreversíveis). A

complexidade está no fato de que o espaço de busca pela solução é sempre estendido, sendo não trivial, e as propriedades de reversibilidade impostas, como *fan-out*, *feedback* e portas com o mesmo número de entradas/saídas, dificultam implementações (SASANIAN, 2012).

Portanto, definir uma metodologia de síntese eficiente permite a geração de circuitos reversíveis ternários menos complexos como viabiliza menores custos de implementação em futuras tecnologias quânticas.

Encontram-se na literatura poucos trabalhos desenvolvidos para a síntese reversível ternária quando comparados às inúmeras contribuições encontradas para síntese reversível binária, em especial os métodos livres de *ancillary lines* (YANG et al., 2005; MILLER; MASLOV; DUECK, 2006). *Ancillary lines* são variáveis de entrada extras adicionadas a uma função não reversível com a finalidade de torná-la reversível.

Miller, Maslov e Dueck (2006) propuseram uma metodologia heurística, relevante para a comunidade de múltiplos valores, explorando a síntese reversível ternária sem linhas auxiliares nos circuitos gerados. Tal método foi fundamentado no algoritmo MMD para a síntese de circuito reversível binário, desenvolvido anteriormente pelos mesmos autores (MILLER; MASLOV; DUECK, 2003). Embora não explicitamente mencionado pelos autores, cada passo do algoritmo MMD compreende uma permutação, independentes entre si, bem como qualquer permutação pode ser escrita como uma cascata de ciclos de permutação (BAUMSLAG; CHANDLER, 1968).

No domínio reversível binário, Shende et al. (2003) formalizaram esta abordagem cíclica. As especificações reversíveis foram decompostas em ciclos de permutação de tamanho 2 (ciclos com dois elementos), denominados de transposições. Posteriormente, Sasanian et al. (2009) provaram que as transposições geram redundâncias e, então, introduziram decomposições de permutações usando ciclos de tamanho 3 e, possivelmente, um ciclo adicional de tamanho 2. Entretanto, no domínio ternário, exceto pelo trabalho de Li et al. (2013), salvo engano, não se conhece outros trabalhos que apliquem a decomposição de permutação em ciclos para a síntese de circuitos reversíveis ternários. Além disso, o método construtivo proposto por tais autores realiza a adição de entradas constantes e saídas *garbage* nas especificações de entrada, gerando linhas extras na implementação e, consequentemente, crescendo o custo dos circuitos gerados. A variável de saída extra adicionada a uma função com a finalidade de torná-la reversível é denominada de *garbage*. São apresentados dois exemplos de empregos da metodologia construtiva, o de um meio somador e de um somador completo. É importante salientar que Yang et al. (2005) comprovaram teoricamente que as

propriedades referentes a grupos de permutação podem ser aplicadas diretamente para especificações ternárias.

Neste cenário, o presente trabalho se insere. O problema de síntese de circuitos reversíveis ternários é explorado. Utilizando-se de um conjunto específico de portas reversíveis ternárias para obter novas concepções sobre os principais aspectos do algoritmo MMD ternário (MILLER; MASLOV; DUECK, 2006), propõe-se uma versão estendida denominada de MMD *plus*. Nesta versão estendida, as portas do tipo *Muthukrishnan-Stroud* (MS) (MUTHUKRISHNAN; STROUD; 2000) são empregadas na síntese direta às especificações reversíveis ternárias e, particularmente, às especificações decompostas na forma de ciclos de permutação de ordem natural, na forma de ciclos de permutação de tamanho 3, e em transposições. As abordagens propostas são testadas exaustivamente para todas as possíveis especificações reversíveis ternárias de duas variáveis, $m = 2$. Logo, existem 362880 especificações, isto é, $3^m!$.

Não é possível garantir que os circuitos reversíveis ternários gerados por meio da síntese direta ou aplicados às diversas formas de ciclos de permutação sejam mínimos, pois o espaço de busca por uma solução mínima, ou próxima do mínimo, aumenta exponencialmente de acordo com o número de variáveis de entrada. Em sistemas ternários, o espaço de busca se expande a uma taxa exponencial de $(3^m)!$. Consequentemente, é inviável usar qualquer método direto ou determinístico para tal finalidade.

Algoritmos evolutivos, com busca orientada a multiobjetivos, têm gerado bons resultados quando utilizados em processos de otimização e, também, na geração de circuitos reversíveis binários mínimos ou próximos do mínimo (LUKAC et al., 2003; HADJAM; MORAGA, 2014). Isso se deve ao fato de que o espaço de busca pode ser delimitado por parâmetros favoráveis à solução de determinados problemas, convergindo em uma variedade de novas soluções importantes, e em um tempo computacional aceitável.

Tais características motivaram o desenvolvimento de dois Algoritmos Genéticos adaptados para o projeto de circuitos reversíveis ternários como um problema de otimização. A aplicação de Algoritmos Genéticos para o problema de síntese já tem sido investigada (KHAN et al., 2007; KHAN, 2008; KHANOMA; KAMALB; KHANA, 2008; DEIBUK; BILOSHYTSKYI, 2015; HU; DEIBUK, 2016). No entanto, a obtenção de circuitos mínimos ou próximos do mínimo para a síntese reversível ternária permanece um desafio. O problema de encontrar a estrutura ideal é de difícil abordagem, uma vez que a estrutura de uma determinada cascata de portas reversíveis ternárias não é conhecida inicialmente, e diferentes parâmetros devem ser configurados na busca por uma solução eficiente. O custo total de um

circuito reversível ternário é definido pelo somatório do custo individual de cada porta reversível ternária. Um determinado circuito com o mínimo de entradas auxiliares, de custo total e de portas é considerado eficiente. Assim sendo, apresentam-se duas abordagens práticas, que permitem encontrar uma combinação apropriada de portas reversíveis ternárias do tipo MS que realizem qualquer especificação reversível ternária de duas variáveis. O objetivo no processo de busca pela solução foi à realização de circuitos com a menor quantidade de portas possíveis em relação aos obtidos pelo MMD *plus*. Em uma segunda versão do algoritmo, propôs-se realizar a busca orientada a dois parâmetros que influenciam diretamente na qualidade dos circuitos gerados, a quantidade de portas e o custo total.

1.1 OBJETIVOS E CONTRIBUIÇÕES

O principal objetivo deste trabalho consiste no desenvolvimento de diferentes metodologias para explorar a síntese de circuitos reversíveis ternários, livres de linhas auxiliares, para todas as possíveis especificações reversíveis ternárias com duas variáveis ($m = 2$).

Dentre as contribuições principais destacam-se:

- Aplicar o procedimento de síntese da metodologia proposta, MMD *plus*, à teoria de grupo, especificamente a ciclos de permutação de ordem natural, a ciclos de tamanho 3 e transposições, bem como as vantagens e desvantagens da aplicação neste contexto;
- Apresentar os resultados de testes exaustivos a partir de um *benchmark* completo, contendo 362880 especificações reversíveis ternárias de duas variáveis, na aplicação direta do método MMD *plus* e também nas três diferentes formas de ciclos de permutação propostas neste trabalho;
- Apresentar os benefícios de explorar diferentes tipos de ordenamentos (lexicográfico, por distância *Hamming* e por peso *Hamming*) para os vetores de entrada do algoritmo MMD *plus*, em relação ao custo total e a quantidade de portas reversíveis ternárias dos circuitos sintetizados;
- O impacto que as possíveis orientações (*backward*, *forward*, *top-down* e *bottom-up*) no processo de busca têm sobre os circuitos sintetizados;
- Empregar Algoritmos Genéticos ao projeto de circuitos reversíveis ternários como um problema de otimização;

- Mostrar o desempenho de variantes dos Algoritmos Genéticos propostos, como a quantidade de evoluções, o tamanho da população, a seleção por Proximidade dos Inteiros e tamanho dos indivíduos a partir das abordagens Randômica e Menos_Um, as quais também foram desenvolvidas neste trabalho.

8 CONCLUSÃO E TRABALHOS FUTUROS

As pesquisas relacionadas a circuitos reversíveis têm recebido crescente atenção desde os primeiros trabalhos motivacionais de Feynman (1986), Landauer (1961) e Bennett (1973), apontando a possibilidade de alcançar baixo consumo de energia nos microprocessadores atuais (VIERI et. al, 1998), e de trabalhar com algoritmos altamente eficientes (CHILDS; VAN DAM, 2010; FAN, 2008; WITTEK, 2014) quando, após um avanço tecnológico esperado, computadores quânticos sejam construídos (KLIMOV, 2003; TOSI et al., 2017).

Uma vez que todas as operações quânticas devem ser reversíveis, a principal aplicação dos circuitos reversíveis são consequentemente, tecnologias quânticas. Além disso, os circuitos são comumente mapeados para circuitos quânticos como forma de mensurar os custos de implementação. Quanto menor a complexidade dos circuitos reversíveis, menores serão os custos em futuras implementações. Em virtude destas características, a síntese de circuitos reversíveis ternários tem emergido como um importante problema de pesquisa.

O problema de sintetizar um circuito reversível ternário é o processo de construção de uma cascata de portas reversíveis ternárias que mapeiam cada vetor de saída para o seu vetor de entrada correspondente e exclusivo. Matematicamente, a síntese de circuito reversível representa uma decomposição da especificação do circuito, que por si só é uma permutação, para um número de permutações menores de portas reversíveis ternárias.

Neste trabalho, realizou-se a síntese de um *benchmark* completo, com todas 9! permutações possíveis para funções reversíveis ternárias de duas variáveis, empregando o método MMD *plus* nos modos *backward top-down* (versão padrão) como referência e as metodologias propostas:

- I. MMD *plus* com a ordenação dos vetores de entrada por distância *Hamming*;
- II. MMD *plus* com a ordenação dos vetores de entrada por peso *Hamming*;
- III. MMD *plus* aplicado aos modos *forward* e *bottom-up*;
- IV. MMD *plus* aplicado a ciclos de permutação de ordem natural;
- V. MMD *plus* aplicado a transposições;
- VI. MMD *plus* aplicado ciclos de tamanho 3.

O método MMD *plus*, cujos vetores de entrada são ordenados lexicograficamente, mostrou-se superior a Metodologia I em 12% do *benchmark*, com relação à quantidade de

portas nas realizações. Por outro lado, em relação ao custo das realizações, apresentou superioridade de 21% sobre a Metodologia I.

Ainda com relação ao custo total dos circuitos reversíveis ternários obtidos, o MMD *plus* com o emprego do modo *Top-down*, tanto na orientação de busca *backward* e *forward*, mostrou-se superior em aproximadamente 70% do *benchmark*. Em 21% do *benchmark*, os circuitos gerados com o emprego do modo *Bottom-up* mostraram-se superiores. Somente em 9% os resultados foram semelhantes.

Ademais, as realizações obtidas com os métodos MMD *plus* e MMD_T na versão bidirecional foram comparadas. O MMD *plus* determinou circuitos com no máximo 11 portas reversíveis ternárias do tipo MS, especificamente para 26 realizações, enquanto que o MMD_T para o mesmo *benchmark* produziu circuitos com até 12 portas, para 84 realizações.

Portanto, é possível concluir que as diferentes formas de ordenação e orientação para os vetores de entrada produzem circuitos, não necessariamente, com a mesma complexidade.

As realizações com base na decomposição de permutações em ciclos de diferentes comprimentos, usando como referência todo o conjunto $9! = 362880$ funções reversíveis ternárias de 2 variáveis foram avaliadas e mostraram que os circuitos determinados por meio do MMD *plus*, em 54,39% do *benchmark* tiveram menor custo do que realizações baseadas em ciclos de ordem natural. Além disso, constatou-se que em 69,5% das funções de *benchmark*, ciclos não decompostos têm menor custo de realização do que os ciclos com 3 elementos. Na maioria dos casos, as realizações baseadas em 3 ciclos têm um custo menor do que as realizações baseadas em transposições.

Como os ciclos também foram realizados com o MMD *plus*, não é esperado que novas melhorias no MMD_T introduzam mudanças significativas nos resultados comparativos obtidos. A este respeito, pode-se salientar que, no caso binário, recentemente houve melhorias importantes do algoritmo MMD original. Os últimos e possivelmente mais relevantes são os de Soeken e Chattopadhyay (2015), Soeken, Dueck e Miller (2016) e Soeken (2016). Deve-se notar que em Soeken, Dueck e Miller (2016) portas quânticas controladas-V também estão incluídas, onde V denota uma porta de valor complexo, cuja especificação de matriz é igual à raiz quadrada da matriz NOT. Possíveis extensões deste tipo para o domínio ternário podem ser investigadas.

Além disso, propôs-se a síntese de circuitos reversíveis ternários com base no AGS e AGS-II, utilizando-se das portas do tipo MS. Como a estrutura de um problema de síntese é indefinida inicialmente, optou-se pelo emprego do AG como proposta de solução. O AG permite encontrar uma combinação apropriada de portas que realizam uma dada função

reversível ternária. Neste contexto, uma ampla análise sobre os impactos dos parâmetros do AG na resolução deste tipo de problema foi realizada. Por meio dos experimentos, identificou-se diferentes parâmetros para a configuração AGS e do AGS-II para os quais são produzidas melhores soluções.

8.1 TRABALHOS FUTUROS

A síntese de circuitos reversíveis é considerada uma área de pesquisa promissora, uma vez que é esperado, em um futuro próximo, a construção de computadores quânticos. Portanto, existem muitos escopos para realizar pesquisas neste contexto. Além disso, esta tese tem algumas limitações que podem também ser investigadas com maior intensidade. Uma vez que os AGs propostos leva muito tempo para encontrar soluções, diferentes estratégias poderiam ser empregadas para contornar este problema, bem como diferentes portas reversíveis ternárias poderiam ser utilizadas na determinação dos circuitos. Ademais, diferentes configurações podem ser abordadas nos AGs para explorar a possibilidade de encontrar soluções ainda melhores.

Além disso, outras propostas de trabalhos futuros podem ser consideradas, como por exemplo:

1. A implementação de um processamento pós-síntese, com base nos modelos propostos no Capítulo 7, para a otimização dos custos dos circuitos reversíveis ternários;
2. Diferentes tipos de ordenação para os vetores de entrada do MMD podem ser implementados com a finalidade de encontrar circuitos com complexidade diferente;
3. O reordenamento dos elementos dos ciclos de permutação para a obtenção de circuitos reversíveis ótimos ou próximos da otimalidade;
4. Uma extensão das metodologias de síntese propostas para circuitos reversíveis ternários $n \times n$, isto é, com n variáveis de entradas e saídas.

REFERÊNCIAS

- AHARONOV, D.; BEN-OR, M. Fault-tolerant quantum computation with constant error rate. **SIAM Journal on Computing**, Nova Zelândia, v. 38, n. 4, p. 1207-1282, 2008.
- BABU, H. M.H. et al. Synthesis of full-adder circuit using reversible logic. In: INTERNATIONAL CONFERENCE ON VLSI DESIGN, 17., 2004, Mumbai, India. **Proceedings....** [S.l.]: IEEE, 2004. p. 757-760.
- BARENCO, A. et al. Elementary gates for quantum computation. **Physical Review**, [S.l.], v. 52, n. 5, p. 3457, 1995.
- BASU, S. et al. An efficient synthesis method for ternary reversible logic. In: CIRCUITS AND SYSTEMS (ISCAS), 2016, Montreal, QC, Canada. **Proceedings...** [S.l.]: IEEE, 2016. p. 2306-2309.
- BAUMSLAG, B.; CHANDLER, B. **Theory and problems of group theory**. New York: McGraw-hill, 1968. 278 p.
- BENNETT, C. Logical Reversibility of Computation. **IBM Journal of Research and Development**, Nova York, v. 17, n. 6, p. 525 - 532, Novembro 1973.
- BERNSTEIN, D. S. **Matrix mathematics: theory, facts, and formulas with application to linear systems theory**. Princeton: Princeton University Press, 2005.
- CHILDS, A. M.; VAN DAM, W. Quantum algorithms for algebraic problems. **Reviews of Modern Physics**, Minneapolis, v. 82, n. 1, p. 1, 2010.
- DATTA, K. et al. An evolutionary approach to reversible logic synthesis using output permutation. In: INTERNATIONAL DESIGN AND TEST SYMPOSIUM (IDT), 8 th. 2013, Marrakesh. **Proceedings...** [S.l.]: IEEE, 2013. p. 1-6.
- DE VOS, A.; RAA, B.; STORME, L. Generating the group of reversible logic gates. **J. of Physics A: Mathematical and General**, Bristol, v. 35, p. 7063–7078, 2002.
- DE VOS, A. Reversible computer hardware. **Electronic Notes in Theoretical Computer Science**, Iorque, Inglaterra, v. 253, n. 6, p. 17-22, 2010.
- DE VOS, A.; BURIGNAT, S.; THOMSEN, M. Reversible implementation of a discrete linear transformation. In: 2ND WORKSHOP ON REVERSIBLE COMPUTATION (RC 2010). Bremen. **Proceedings....** Bremen: Lecture Notes in Computer Science (LNCS), 2010. p. 107-110.
- DEIBUK, V.; BILOSHYTSKYI, A. Genetic synthesis of new reversible/quantum ternary comparator. **Advances in Electrical and Computer Engineering**, România, v. 15, n. 3, p. 147-152, 2015.

DRECHSLER, R.; FINDER, A.; WILLE, R. Improving ESOP-based synthesis of reversible logic using evolutionary algorithms. In: EUROPEAN CONFERENCE ON THE APPLICATIONS OF EVOLUTIONARY COMPUTATION, 2011, Berlin. **Proceedings...** Berlin: Springer, 2011. p. 151-161.

FAN, Y. A Generalization of the deutsch-jozsa algorithm to multi-valued quantum logic. In: INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC, 37., Oslo, Norway. **Proceedings...** Oslo, Norway: IEEE, 2007. p. 1-12.

FEYNMAN, R. P. Quantum mechanical computers. **Foundations of Physics**, New York, v. 16, n. 6, p. 507-531, 1986.

FONSECA, C. M. M. da. **Multiobjective genetic algorithms with application to control engineering problems**. 1995. 167 f. Tese (Doutorado), University of Sheffield, Sheffield, 1995.

GOLDBERG, D. E. **Genetic algorithms in search, optimization, and machine learning**. Boston, USA: Addison Wesley, 1989.

GOLUBITSKY, O.; FALCONER, S. M.; MASLOV, D. Synthesis of the optimal 4-bit reversible circuits. IN: AUTOMATION CONFERENCE (DAC), 47TH., 2010, Anaheim. **Proceedings...** Anaheim: IEEE, 2010. p. 653-656.

HADJAM, F. Z.; MORAGA, C. RIMEP2: Evolutionary design of reversible digital circuits. **ACM Journal on Emerging Technologies in Computing Systems (JETC)**, Nova York, v. 11, n. 3, p. 27, 2014.

HU, Z.; DEIBUK, V. New design of reversible/quantum devices for ternary arithmetic. In: DATA STREAM MINING & PROCESSING (DSMP), 2016, Ucrânia. **Proceedings...** Ucrânia: IEEE, 2016. p. 80-84.

KHAN, M. H. Design of reversible/quantum ternary comparator circuits. **Engineering Letters**, São Francisco, v. 16, n. 2, p. 1-7, 2008.

KHAN, M. H.; PERKOWSKI, M. A. Quantum ternary parallel adder/subtractor with partially-look-ahead carry. **Journal of Systems Architecture**, Nova York, v. 53, n. 7, p. 453-464, 2007.

KHAN, M. H.; PERKOWSKI, M. Genetic algorithm based synthesis of multi-output ternary functions using quantum cascade of generalized ternary gates. In: EVOLUTIONARY COMPUTATION, 2004. CEC2004, Portland. **Proceedings...** Portland: IEEE, 2004. p. 2194-2201.

KHANOMA, R.; KAMALB, T.; KHANA, M. H. Genetic algorithm based synthesis of ternary reversible/quantum circuit. In: COMPUTER AND INFORMATION TECHNOLOGY, 2008, Khulna, Bangladesh. **Proceedings...** Khulna, Bangladesh: IEEE, 2008. p. 270-275.

KLIMOV, A. B. et al. Qutrit quantum computer with trapped ions. **Physical Review A**, Austin, Texas, v. 67, n. 6, p. 062313, 2003.

KLIMOV, A. B. et al. Quantum phases of a qutrit. **Journal of Physics A: Mathematical and General**, [S.1] v. 37, n. 13, p. 4097, 2004.

KOLE, A. et al. Exact synthesis of ternary reversible functions using ternary toffoli gates. In: MULTIPLE-VALUED LOGIC (ISMVL), 2017., Novi Sad, Serbia. **International Symposium...** Novi Sad, Serbia: IEEE, 2017. p. 179-184.

LI, X.; YANG, G.; ZHENG, D. Logic Synthesis of Ternary Quantum Circuits with Minimal Qutrits. **JCP**, Los Angeles, v. 8, n. 8, p. 1941-1946, 2013.

LUKAC, M.; PERKOWSKI, M. Combining evolutionary and exhaustive search to find the least expensive quantum circuits. In: PROCEEDINGS OF ULSI SYMPOSIUM, 2005, Honolulu, Hawaii. **Proceedings...** Honolulu, Hawaii: 2005. p. 33-45.

LUKAC, M. et al. Evolutionary approach to quantum and reversible circuits synthesis. **Artificial Intelligence Review**, Norwell, v. 20, n. 3-4, p. 361-417, 2003.

LUKAC, M.; PERKOWSKI, M.; KAMEYAMA, M. Evolutionary quantum logic synthesis of boolean reversible logic circuits embedded in ternary quantum space using structural restrictions. In: EVOLUTIONARY COMPUTATION (CEC), 2010, Barcelona. **Proceedings...** Barcelona: IEEE, 2010. p. 1-8.

Khan, M. H. A. GFSOP-based ternary quantum logic synthesis. In: OPTICS AND PHOTONICS FOR INFORMATION PROCESSING IV, Naha, Okinawa. **Proceedings...** Japão: IEEE, 2009. p. 103-108.

MANDAL, S. B.; CHAKRABARTI, A.; SUR-KOLAY, S. Synthesis techniques for ternary quantum logic. In: MULTIPLE-VALUED LOGIC (ISMVL), 41st., 2011, Pistacaway. **Proceedings...** Pistacaway: IEEE, 2011. p. 218-223.

MILLER, D.; MASLOV, M. D.; DUECK, G. W. Synthesis of quantum multiple-valued circuits. **Journal of Multiple Valued Logic and Soft Computing**, Philadelphia, v. 12, n. 50-6, p. 431, 2006.

MOHAMMADI, M. Efficient genetic based methods for optimizing the reversible and quantum logic circuits. **Journal of Advances in Computer Research**, Iran, v. 3, n. 3, p. 85-96, 2012.

MONFARED, A. T.i; HAGHPARAST, M. Design of new quantum/reversible ternary subtractor circuits. **Journal of Circuits, Systems and Computers**, Singapore, v. 25, n. 02, p. 1650014, 2016.

MOORE, G. E. Cramming more components onto integrated circuits. **IEEE Solid-State Circuits Society Newsletter**, São Francisco, v. 11, n. 3, p. 33-35, 2006.

MORAGA, C. Design of p-valued deutsch quantum gates with multiple control signals and mixed polarity. In: INTERNATIONAL CONFERENCE ON REVERSIBLE COMPUTATION, 2016, Bologne, Itália. **Proceedings...** Bologne: Springer, 2016. p. 175-180.

MORAGA, C. Quantum p-valued toffoli and deutsch gates with conjunctive or disjunctive mixed polarity control. In: MULTIPLE-VALUED LOGIC (ISMVL), 2016, Sérbia. **Proceedings...** Sérbia: IEEE, 2016. p. 241-246.

N, M.; RICE, J. E. Synthesis of reversible logic functions using ternary max-min algebra. In: CIRCUITS AND SYSTEMS (ISCAS), 2016, Montreal. **Proceedings...** Montreal: IEEE, 2016. p. 1674-1677.

ALHAGI, N.; HAWAS, M.; PERKOWSKI, M. Synthesis of Reversible Circuits with no Ancilla Bits for Large Reversible Functions. In: INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC, BARCELONA, 2010, Espanha. **Proceedings...** Espanha: IEEE, 2010. p. 26-28.

NAGAMANI, A. N. et al.; A Genetic algorithm based heuristic method for test set generation in reversible circuits. **IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems**, California, v. 37, n. 2. p. 324-336, 2018.

NIELSEN, M. A.; CHUANG, Isaac. **Quantum computation and quantum information**. Nova York, EUA: Cambridge University Press, 2002. p. 1-676.

PAULI, W.; Die allgemeinen prinzipien der wellenmechanik. **Handbuch der Physik**, Berlim, v. 5, p. 1-168, 1958.

RAHMAN, M.; DUECK, G. W. An algorithm to find quantum templates. In: EVOLUTIONARY COMPUTATION (CEC), 2012, Brisbane. **Proceedings...** Brisbane: IEEE, 2012. p. 1-7.

RANI, P. M. et al. Improved decomposition of multiple-control ternary toffoli gates using muthukrishnan-stroud quantum gates. In: INTERNATIONAL CONFERENCE ON REVERSIBLE COMPUTATION, 2017, Cham. **Proceedings...** Cham: Springer, 2017. p. 202-213.

SASANIAN, Zahra et al. A cycle-based synthesis algorithm for reversible logic. In: SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 09., Yokohama, Japan. **Proceedings...** New York: IEEE Press, 2009. p. 745-750.

SASANIAN, Z. **Technology mapping and optimization for reversible and quantum circuits**. 2012. 145 f. Tese (Doutorado em Filosofia) – Faculdade de Ciência da Computação, Universidade de Victoria, Victoria, 2012.

SEDGEWICK, R. Permutation generation methods. **ACM Computing Surveys (CSUR)**, Nova York, v. 9, n. 2, p. 137-164, 1977.

SHOR, P. W. Polynomial-time algorithms for prime factorization and discrete logarithms on a quantum computer. **SIAM review**, Philadelphia, v. 41, n. 2, p. 303-332, 1999.

SOEKEN, M. et al. An extension of transformation-based reversible and quantum circuit synthesis. In: CIRCUITS AND SYSTEMS (ISCAS), 2016, Montreal. **Proceedings...** Montreal: IEEE, 2016. p. 2290-2293.

SOEKEN, M.; CHATTOPADHYAY, A. Fredkin-enabled transformation-based reversible logic synthesis. In: MULTIPLE-VALUED LOGIC (ISMVL), 2015. Waterloo. **Proceedings...** Waterloo: IEEE, 2015. p. 60-65.

SOEKEN, M.; DUECK, G. W.; MILLER, D. A fast symbolic transformation based algorithm for reversible logic synthesis. In: INTERNATIONAL CONFERENCE ON REVERSIBLE COMPUTATION, 2016, Bologna. **Proceedings...** Bologna: Springer International Publishing, 2016. p. 307-321.

TOSI, G. et al. Silicon quantum processor with robust long-distance qubit couplings. **Nature Communications...** Reino Unido: Nature, 2017. Disponível em: <<https://phys.org/news/2017-09-flip-flop-qubits-radical-quantum.html>>. Acesso em: 02 jun. 2018.

VIERI, C. et al. A fully reversible asymptotically zero energy microprocessor. In: POWER DRIVEN MICROARCHITECTURE WORKSHOP, 1998, Barcelona. **Proceedings...** Barcelona, 1998, p. 138-142.

WANG, X. et al. A variable-length chromosome evolutionary algorithm for reversible circuit synthesis. **Journal of Multiple-Valued Logic & Soft Computing**, v. 25, n. 6, p. 643-671, 2015.

WEI, V. K. Generalized hamming weights for linear codes. **IEEE Transactions on information theory**, Nova Jersey, v. 37, n. 5, p. 1412-1418, 1991.

WITTEK, P. **Quantum machine learning: what quantum computing means to data mining**. San Diego: Elsevier, 2014. 176 p.

YANG, G. et al. Realizing ternary quantum switching networks without ancilla bits. **Journal of Physics A: Mathematical and General**, Reino Unido, v. 38, n. 44, p. 9689-9697, 2005.

ZADEH, R.; HAGHPARAST, M. A new reversible/quantum ternary comparator. **Australian Journal of Basic and Applied Sciences**, Australia, v. 5, n. 12, p. 2348-2355, 2011.

ZOBOV, V.; PEKHTEREV, D. I. Adder on ternary base elements for a quantum computer. **JETP letters**, Rússia, v. 89, n. 5, p. 260-263, 2009.