

RODRIGO BISPO DOS SANTOS

PROJETO DE UM MULTIPLICADOR DIVISOR ANALÓGICO INTEGRADO
EM TECNOLOGIA CMOS PARA USO EM UM CONTROLADOR
***FUZZY* TIPO-2 INTERVALAR**

RODRIGO BISPO DOS SANTOS

**PROJETO DE UM MULTIPLICADOR-DIVIDSOR ANALÓGICO INTEGRADO
EM TECNOLOGIA CMOS, PARA USO EM UM CONTROLADOR
FUZZY TIPO-2 INTERVALAR**

Trabalho de Graduação apresentado ao Conselho de Curso de Graduação em Engenharia Elétrica da Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, como parte dos requisitos para obtenção do diploma de Graduação em Engenharia Elétrica.

Orientador: Profa. Dra. Paloma Maria Silva Rocha Rizol

Guaratinguetá

2014

Santos, Rodrigo Bispo

S237p

Projeto de um Multiplicador Divisor Analógico em tecnologia CMOS para uso em controlador *fuzzy* tipo-2 intervalar / Rodrigo Bispo dos Santos.

- Guaratinguetá: [s.n.], 2014

57f : il.

Bibliografia: f. 53 – 56

Trabalho de Graduação em Engenharia Elétrica

Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2014

Orientador: Profa. Dra. Paloma Maria Silva Rocha Rizol

1. Lógica *fuzzy* 2. Microeletrônica I. Título

CDU510.6

**PROJETO DE UM MULTIPLICADOR - DIVISOR ANALÓGICO
INTEGRADO EM TECNOLOGIA CMOS, PARA USO EM UM
CONTROLADOR *FUZZY* TIPO-2 INTERVALAR**

Rodrigo Bispo dos Santos

**ESTE TRABALHO DE GRADUAÇÃO FOI JULGADO ADEQUADO
COMO PARTE DO REQUISITO PARA A OBTENÇÃO DO DIPLOMA DE
GRADUADO EM ENGENHARIA ELÉTRICA**


**APROVADO EM SUA FORMA FINAL PELO CONSELHO DE CURSO
DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA**


Prof. Dr. Leonardo Mesquita
Coordenador

BANCA EXAMINADORA:



Prof. Dra. Paloma M. S. R. Rizol
Orientadora/UNESP-FEG


Prof. Dr. Leonardo Mesquita
UNESP-FEG


Prof. Dr. José Feliciano Adami
UNESP-FEG

Dezembro de 2014

SANTOS, R. B. **Projeto de um multiplicador analógico integrado em tecnologia CMOS, para uso em um controlador *fuzzy* tipo-2 intervalar**. 2014, 57f. Trabalho de Graduação (Graduação em Engenharia Elétrica) - Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, Guaratinguetá.

Resumo

Este trabalho de conclusão de curso tem como objetivo projetar um circuito multiplicador/divisor analógico para operar no circuito tipo-redutor do controlador *fuzzy* tipo-2. O circuito proposto é um multiplicador/divisor que opera em modo corrente, na tecnologia CMOS, com tensão de alimentação de 1.8 V. A simulação do circuito foi realizada no *software* PSPICE com modelo de simulação fornecido pela *AMS(Austria Mikro Systems International)* na tecnologia CMOS 0,35 μm .

Palavras Chave: Multiplicador-Divisor , Lógica *fuzzy* tipo-2 intervalar, tecnologia CMOS.

SANTOS, R. B. **Design of an integrated CMOS analog multiplier/divider for use in a type-2 fuzzy interval controller**. 2014, 57f. Degree Dissertation (Graduate in Electrical Engineering) - Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, Guaratinguetá.

Abstract

The main objective of the presented study is the design of a analog multiplier-divider as integrant part of the type-reducer circuit of type-2 fuzzy controller chip. The proposed circuit is a multiplier/divider which operates in current mode, in the CMOS technology with a supply voltage of 1.8 V. The circuit simulation was performed in PSPICE software with simulation model provided by AMS (Austria Mikro Systems International) in CMOS technology $0.35\mu m$.

Key words: Multiplier-Divider, type-2 fuzzy logic interval, CMOS technology.

Lista de Figuras

2.1	Avanço do número de publicações relacionados à lógica <i>fuzzy</i> tipo-2	16
2.2	Desenvolvimento história da lógica <i>fuzzy</i> tipo-2	16
2.3	(a) função de pertinência <i>fuzzy</i> tipo-1; (b) representação da FOU em volta da função de pertinência tipo-1	17
2.4	Diferentes tipos de funções de pertinência	18
2.5	Função de pertinência tipo-2	19
2.6	Função de pertinência tipo-2 intervalar	20
2.7	Função de pertinência tipo-2 intervalar $x = 2$	21
2.8	Conjunto <i>fuzzy</i> tipo-2 com incerteza na: (a) posição, (b) largura .	23
2.9	Conjunto <i>fuzzy</i> tipo-1 intrínseco em conjunto <i>fuzzy</i> tipo-2	24
2.10	Sistema de inferência <i>fuzzy</i> tipo-2	26
2.11	Conjunto tipo-reduzido pelo método WM de limites internos <i>fuzzy</i> tipo-2	31
2.12	Circuito tipo redutor em <i>hardware</i> analógico	32
2.13	Multiplicador/divisor proposto por Baturone	33
2.14	Multiplicador/divisor proposto por L.Martín	33
2.15	Multiplicador/divisor proposto por S.Menekay	34
2.16	Multiplicador/divisor proposto por Farshid e Nejad	35
3.1	Diagrama multiplicador/divisor modo corrente	36
3.2	Multiplicador/Divisor proposto por L.Martín	38
3.3	Multiplicador/Divisor proposto neste trabalho	38
3.4	Circuito multiplicador/divisor: (a) proposto ,(b) solução deste tra- balho	39
3.5	Circuito multiplicador/divisor: (a) proposto ,(b) solução deste tra- balho	40

3.6	Circuito de média geométrica proposto neste trabalho	40
3.7	Circuito quadrático/divisor	45
4.1	Resultado de simulação do circuito de média geométrica	48
4.2	Resultado de simulação do circuito de média geométrica	49
4.3	Circuito como modulador de amplitude	50

Lista de Tabelas

3.1	Valores de K_p , V_T , V_{GS} e L para transistor PMOS fornecidos pelo fabricante [AUSTRIAMICROSYSTEMS, 2007].	46
3.2	Valores de K_p , V_T , V_{GS} e L para transistor NMOS fornecidos pelo fabricante [AUSTRIAMICROSYSTEMS, 2007].	47
4.1	Comparação das correntes de saída do circuito de média geométrica	49
4.2	Erro da saída do circuito multiplicador/divisor	51

Sumário

1	INTRODUÇÃO	12
1.1	CONSIDERAÇÕES INICIAIS	12
1.2	OBJETIVOS	13
1.3	PLANO DE TRABALHO	14
2	CONTROLADOR <i>FUZZY</i> TIPO-2	15
2.1	LÓGICA <i>FUZZY</i>	15
2.2	LÓGICA <i>FUZZY</i> TIPO-2 INTERVALAR	17
2.3	PRINCIPAIS OPERAÇÕES DE UM CONJUNTO <i>FUZZY</i>	24
2.4	SISTEMA DE INFERÊNCIA <i>FUZZY</i> TIPO-2	26
2.5	HISTÓRICO DOS CIRCUITOS MULTIPLICADOR/DIVISOR	32
3	PROJETO DO MULTIPLICADOR/DIVISOR	36
3.1	PRINCÍPIO DE OPERAÇÃO	36
3.2	MULTIPLICADOR/DIVISOR PROPOSTO	37
3.3	OPERAÇÃO DO CIRCUITO	40
3.4	DIMENSIONAMENTO DOS TRANSISTORES	45
4	SIMULAÇÃO E RESULTADOS	48
5	CONCLUSÃO	52
A	ARTIGOS PUBLICADOS RELACIONADOS COM O TEMA PROPOSTO	57

Capítulo 1

INTRODUÇÃO

1.1 CONSIDERAÇÕES INICIAIS

Os multiplicadores/divisores analógicos são blocos básicos que executam a operação de produto linear entre dois sinais (x , y) e divide por um outro sinal (w) resultando em um sinal xy/w . São muito empregados em processamento de sinais, de comunicação e de instrumentação eletrônica. Esse tipo de circuito é amplamente utilizado para modulação/demodulação, retificação, além de outras aplicações como em redes neurais e lógica *fuzzy*. Neste trabalho é focado a aplicação desse circuito em controladores *fuzzy* tipo-2. Um dos principais problemas que aparecem na implementação de um sistema *fuzzy* em hardware analógico é a seleção de um Multiplicador-Divisor adequado (BATURONE, 2000). Esse circuito é o principal limitador, no que diz respeito a velocidade, precisão e capacidade de acoplamento com os demais blocos dos controladores *fuzzy* (MACHADO, 2007).

Circuitos multiplicadores-divisores podem operar em modo corrente (LOPEZ-MARTIN; 2010) assim como em modo tensão (SALAMA, 2003). Nos circuitos em modo tensão os sinais de entradas e saída são valores de tensões, por outro lado, nos circuitos que operam em modo corrente os valores das entradas e saída são valores de correntes. Uma outra topologia presente são os Multiplicadores-Divisores digitais (BATURONE, 2000), neste caso se faz necessário o uso de conversores A/D e D/A.

Também figurando dentre as especificações de projetos de circuitos atuais, a área de silício demandada para implementação do circuito é fator crucial na

escolha entre as topologias. Com a crescente integração de sistemas, circuitos microprocessados concorrem lado a lado com circuitos analógicos no mesmo chip, como os de detecção, conversão e transmissão. Portanto, a área começa a ser um gargalo em alguns casos, sem falar no custo elevado de fabricação, proporcional à área empregada. Fato que vem sendo solucionado pelas novas tecnologias de integração, onde o tamanho dos transistores se tornam cada vez menores.

Atualmente a procura por circuitos de baixa tensão de alimentação se faz necessária dada à existência cada vez maior de equipamentos portáteis de baixo consumo de potência e à diminuição cada vez maior das camadas de isolamento do óxido de porta, fato associado às novas tecnologias de fabricação. Assim, propõe-se neste trabalho o projeto de um circuito multiplicador/divisor de sinais analógicos modo-corrente, com baixa tensão de alimentação e compatível com as tecnologias atuais destinado a ser parte integrante do bloco tipo redutor de controladores *fuzzy* tipo-2 intervalar (RIZOL,2011,MESRI,2013).

As principais características que serão consideradas no projeto do multiplicador-divisor são:

- Implementação somente usando transistores CMOS;
- Operação do circuito na região de inversão forte, explorando as regiões de saturação e triodo dos transistores MOS;
- Baixa tensão de alimentação;
- Baixa ocupação de área de silício;
- Otimização da faixa dinâmica, consumo de potência e faixa de frequência.

1.2 OBJETIVOS

O objetivo deste trabalho de graduação é desenvolver um multiplicador-divisor analógico em tecnologia CMOS $0.35\mu m$, apto a operar como parte inte-

grante de um controlador *fuzzy* tipo-2 intervalar, onde há grande demanda deste circuito na operação do tipo-redutor.

1.3 PLANO DE TRABALHO

Nesta seção, é apresentado sucintamente o conteúdo dos próximos capítulos deste trabalho.

No capítulo 2 é dado uma introdução à lógica *fuzzy* tipo-2. Primeiramente uma breve introdução histórica da lógica *fuzzy* tipo-2 é apresentada. Posteriormente são apresentadas as definições do conjunto *fuzzy* tipo-2 intervalar, e seus principais equacionamentos. Em seguida uma visão geral dos blocos que compõem um Sistema de Inferência *Fuzzy* (SIF) com entrada *singleton*, atendo-se a uma explicação mais detalhada do bloco tipo-redutor. Finalmente é apresentado os principais multiplicadores-divisores propostos na literatura.

No capítulo 3 é apresentado o princípio de operação do circuito multiplicador-divisor, os cálculos realizados, em seguida é apresentado o circuito no qual este trabalho foi baseado, evidenciando as melhorias introduzidas no circuito proposto na literatura.

O capítulo 4 mostra os resultados obtidos por simulação do circuito multiplicador-divisor proposto.

O capítulo 5 traz as considerações finais deste trabalho.

Capítulo 2

CONTROLADOR *FUZZY* TIPO-2

2.1 LÓGICA *FUZZY*

O primeiro artigo sobre lógica *fuzzy* foi publicado por Zadeh em 1965 (ZADEH, 1965). A palavra *fuzzy*, que pode ser traduzida como difuso ou nebuloso, foi escolhida por Zadeh para denominar conjuntos que não tinham suas fronteiras estritamente definidas, em oposição aos conjuntos tradicionais (crisp). Neste contexto cada elemento do conjunto *fuzzy* possui um valor de pertinência no intervalo $[0,1]$ associado a um dado conjunto (CASTILLO; MELIN, 2008).


Os conjuntos *fuzzy* tipo-1 são capazes de lidar com a incerteza das palavras. Mas, uma vez que as funções de pertinências são definidas, essa incerteza desaparece. Assim, conjuntos *fuzzy* tipo-1 não lidam propriamente com a incerteza por serem totalmente precisos (MENDEL, 2000). Os conjuntos *fuzzy* tipo-2, por outro lado, são capazes de lidar com essas incertezas, dado que a própria função de pertinência é definida como um conjunto *fuzzy* (RIZOL, 2011).

O conjunto *fuzzy* tipo-2 foi proposto por Zadeh em 1975, mas não se tornaram populares de início, de fato, os trabalhos publicados até então se limitavam ao entendimento e aplicações da lógica *fuzzy* tipo-1. Posteriormente, depois de explorar o universo de suas aplicações os trabalhos publicados voltaram-se para a lógica *fuzzy* tipo-2. De fato, as primeiras aplicações da lógica *fuzzy* tipo-2 em controladores *fuzzy* são relativamente recentes (JOHN; COUPLAND, 2007).

A Figura 2.1 mostra o numero de publicações sobre a lógica *fuzzy* tipo-2 desde a data na qual foi proposta por Zadeh até o ano de 2007. Na Figura 2.2 , o avanço da lógica *fuzzy* tipo-2, mensurado em número de publicações relacionadas


às áreas de aplicações.

Figura 2.1: Avanço do número de publicações relacionados à lógica *fuzzy* tipo-2



Fonte: Adaptado de (JOHN; COUPLAND, 2007)

Figura 2.2: Desenvolvimento história da lógica *fuzzy* tipo-2




Fonte: Adaptado de (JOHN; COUPLAND, 2007)

2.2 LÓGICA FUZZY TIPO-2 INTERVALAR

A função de pertinência dos conjuntos *fuzzy* tipo-2 é obtida criando-se uma mancha de incerteza (FOU) ao longo da função de pertinência do *fuzzy* tipo-1. Na função de pertinência tipo-1 Figura 2.3a, um dado valor $x = x_1$ tem somente um grau de pertinência associado.

Na função de pertinência tipo-2, para $x = x_1$ são obtidos valores de pertinência no intervalo delimitado pela linha vertical que atravessa a mancha de incerteza, denominada FOU (*footprint of uncertainty*) mostrado na Figura 2.3b. No conjunto *fuzzy* tipo-2 cada valor associado a função de pertinência primária tem um valor associado na terceira dimensão, chamada de função de pertinência secundária. A função de pertinência secundária pode ser uniforme ou não uniforme, como mostrado na Figura 2.3b. Quando essa é uniforme tem-se o conjunto *fuzzy* tipo-2 intervalar, que é obtido quando todos os valores da pertinência secundária são unitários.

Figura 2.3: (a) função de pertinência *fuzzy* tipo-1; (b) representação da FOU em volta da função de pertinência tipo-1




Fonte: Adaptado de (RIZOL,2011)

Assim como na lógica *fuzzy* tipo-1, muitas opções de funções de pertinência tipo-2 podem ser definidas, o seu formato é definido de acordo com aplicação. Na

Figura 2.4 são mostradas os diferentes tipos de funções de pertinência tipo-2.

Figura 2.4: Diferentes tipos de funções de pertinência



Fonte: (RIZOL, 2011)

A seguir são apresentadas as principais definições do conjunto *fuzzy* tipo-2 (MENDEL, 2006; RIZOL, 2011).

Definição 1: A lógica *fuzzy* tipo-2 $\tilde{A}$ é caracterizada por uma função de pertinência $\mu_{\tilde{A}}(x, u)$ onde $x \in X$ e $u \in J_x \subseteq [0, 1]$, ou seja:

$$\tilde{A} = \{((x, u), \mu_{\tilde{A}}(x, u)) | \forall x \in X, \forall u \in J_x \subseteq [0, 1]\} \quad (2.1)$$

Onde $0 \leq \mu_{\tilde{A}}(x, u) \leq 1$. Outra forma de representar o conjunto *fuzzy* tipo-2 $\tilde{A}$, é:

$$\tilde{A} = \int_{x \in X} \int_{u \in J_x} \mu_{\tilde{A}}(x, u) / (x, u) \quad , \text{com } J_x \subseteq [0, 1] \quad (2.2)$$

Onde a união para todos os x e u admissíveis são representados pelo símbolo $\int$.

Para o caso de universo de discurso discreto, o símbolo $\int$ é substituído por Σ .

É importante ressaltar que as Equações 2.1 e 2.2 possuem duas restrições: Primeira restrição: $\forall u \in J_x \subseteq [0, 1]$, está de acordo com a restrição do tipo-1, desta forma quando todas as incertezas desaparecem a função de pertinência tipo-2 se torna equivalente a função de pertinência tipo-1.


Segunda restrição: $0 \leq \mu_{\tilde{A}}(x, u) \leq 1$, é consistente com o fato de que as amplitudes das funções de pertinência assumem valores contidos nos intervalos $[0, 1]$.

Definição 2: Quando todos os valores de $\mu_{\tilde{A}}$ são unitários, $(\tilde{A})$ torna-se um conjunto *fuzzy* tipo-2 intervalar. E a Equação 2.2 pode ser escrita como se segue:

$$\tilde{A} = \int_{x \in X} \int_{u \in J_x} 1/(x, u) \quad , \text{ com } J_x \subseteq [0, 1] \quad (2.3)$$

A Figura 2.5 mostra a função de pertinência tipo-2.


Figura 2.5: Função de pertinência tipo-2



Fonte: (RIZOL, 2011)

A Figura 2.6 mostra a representação gráfica da função de pertinência tipo-2 intervalar, de acordo com a Equação 2.3, com valores de x e u discretos.

Figura 2.6: Função de pertinência tipo-2 intervalar



Fonte: (RIZOL, 2011)


O conjunto *fuzzy* tipo-2 intervalar pode ser representado apenas por sua FOU, uma vez que o grau secundário é sempre igual a 1, a terceira dimensão não representa nenhuma informação adicional. A maioria dos trabalhos apresenta conjuntos *fuzzy* tipo-2 intervalares e sistema de inferência *fuzzy* tipo-2 (SIF) intervalares (RIZOL,2011), devido a complexidade computacional de trabalhar com conjuntos não intervalares.

Definição 3: O plano bi-dimensional em um dado $x = x_1$, cujos eixos são u e $\mu_{\tilde{A}}$ é chamado de corte vertical. A função de pertinência secundária é um corte vertical de $\mu_{\tilde{A}}$ em um determinado $x = x'$, isto é, $\mu_{\tilde{A}}(x = x', u)$ para $x \in X$ e $\forall u \in J_{x'} \subseteq [0, 1]$, desta forma:

$$\mu_{\tilde{A}}(x = x', u) \equiv \mu_{\tilde{A}}(x') = \int_{u \in J_x} 1/u \quad J_x \subseteq [0, 1] \quad (2.4)$$

A Figura 2.7 mostra uma função de pertinência intervalar para $x = 2$.

Figura 2.7: Função de pertinência tipo-2 intervalar $x = 2$



Fonte: (RIZOL, 2011)

Baseado no conceito dos conjuntos secundários pode-se reinterpretar a função de pertinência tipo-2 como a união de todos os conjuntos secundários. Desta forma usando (2.4) pode-se reescrever $\tilde{A}$ na forma de um corte vertical, isto é:

$$\tilde{A} = (x, \mu_{\tilde{A}}(x)) | \forall x \in X \quad (2.5)$$

Ou alternativamente:

$$\tilde{A} = \int_{x \in X} \mu_{\tilde{A}}(x) / x = \int_{x \in X} \left[\int_{u \in J_x} 1/u \right] / x, \quad J_x \subseteq [0, 1] \quad (2.6)$$

Definição 4: O domínio de uma função de pertinência secundária, é chamada de função de pertinência primária de x , onde $J_x \subseteq [0, 1]$ para $\forall x \in X$

Definição 5: A amplitude de uma função de pertinência secundária é chamada de um grau secundário. Os graus de uma função de pertinência tipo-2 intervalar são todos iguais a 1, isto é, $f_x(u) = 1$

Definição 6: A "mancha" de incerteza (FOU) é definida como a união de todas as funções de pertinência primárias:

$$FOU(\tilde{A}) = \cup_{x \in J_x} J_x \quad (2.7)$$

Definição 7: A FOU de um conjunto *fuzzy* tipo-2 é formada por duas funções de pertinências tipo-1, inferior e superior (RIZOL,2011). Desta forma $\bar{\mu}_{\tilde{A}}(x)$ e $\underline{\mu}_{\tilde{A}}(x)$, para $\forall x \in X$ denota a função de pertinência superior e inferior, respectivamente. A Figura 2.8 apresenta uma função de pertinência tipo-2, na qual a FOU é formada pelas respectivas funções de pertinência superior e inferior. A FOU pode apresentar incerteza na posição (Figura 2.8a) ou no formato (Figura 2.8b).

$$\bar{\mu}_{\tilde{A}}(x) = \cup_{x \in \bar{J}_x} \bar{J}_x \quad \forall x \in X \quad (2.8)$$

$$\underline{\mu}_{\tilde{A}}(x) = \cup_{x \in \underline{J}_x} \underline{J}_x \quad \forall x \in X \quad (2.9)$$


As funções de pertinências superior e inferior podem ser usadas para representar o conjunto *fuzzy* tipo-2 da seguinte forma:

$$\begin{aligned} \tilde{A} &= \int_{x \in X} \mu_{\tilde{A}}(x)/x = \int_{x \in X} \left[\int_{u \in J_x} f_x(u)/u \right] /x = \\ &= \int_{x \in X} \mu_{\tilde{A}}(x)/x = \int_{x \in X} \left[\int_{u \in [\bar{\mu}_{\tilde{A}}(x), \underline{\mu}_{\tilde{A}}(x)]} f_x(u)/u \right] /x \end{aligned} \quad (2.10)$$

Para os conjuntos intervalares tem-se:

$$\begin{aligned} \tilde{A} &= \int_{x \in X} \mu_{\tilde{A}}(x)/x = \int_{x \in X} \left[\int_{u \in J_x} 1/u \right] /x = \\ &= \int_{x \in X} \mu_{\tilde{A}}(x)/x = \int_{x \in X} \left[\int_{u \in [\bar{\mu}_{\tilde{A}}(x), \underline{\mu}_{\tilde{A}}(x)]} 1/u \right] /x \end{aligned} \quad (2.11)$$

Figura 2.8: Conjunto *fuzzy* tipo-2 com incerteza na: (a) posição, (b) largura



Fonte: (RIZOL, 2011)

Definição 8: Se X e U são universos de discursos contínuos, o conjunto *fuzzy* tipo-2 intrínseco $(\tilde{A}_e)$, é definido por:

$$\tilde{A}_e = \int_{x \in X} [f_x(\theta)/\theta]/x \quad \theta \in J_x \subseteq [0, 1] \quad (2.12)$$

Para o caso do conjunto *fuzzy* tipo-2 intervalar, tem-se:

$$\tilde{A}_e = \int_{x \in X} [1/\theta]/x \quad \theta \in J_x \subseteq [0, 1] \quad (2.13)$$

Sendo $\tilde{A}$ um conjunto *fuzzy* tipo-2, $(\tilde{A}_e)$ representa seu conjunto *fuzzy* tipo-2 intrínseco.


O conjunto *fuzzy* tipo-1 intrínseco é definido por:

$$A_e = \int_{x \in X} \theta/x \quad \theta \in J_x \subseteq [0, 1] \quad (2.14)$$

O conjunto A_e é a união de todas as funções de pertinências do conjunto $(\tilde{A}_e)$, e existem infinitos números de A_e .

A Figura 2.9 apresenta um exemplo de uma FOU contidas por conjuntos *fuzzy* tipo-1 intrínsecos.

Figura 2.9: Conjunto *fuzzy* tipo-1 intrínseco em conjunto *fuzzy* tipo-2



Fonte: (RIZOL, 2011)

2.3 PRINCIPAIS OPERAÇÕES DE UM CONJUNTO FUZZY

A. Operações básicas para o conjunto fuzzy tipo-1 Sejam dois conjuntos *fuzzy* F_1 e F_2 representados nas Equações 2.15 e 2.16.

$$F_1 = \int_{x \in X} \mu_{F_1}(y)/y \quad (2.15)$$

$$F_2 = \int_{x \in X} \mu_{F_2}(y)/y \quad (2.16)$$

A união dos conjuntos *fuzzy* F_1 e F_2 é obtida aplicando-se o operador *t-conorma*, sendo mais utilizado o operador máximo para realizar esta operação, assim tem-se:

$$\mu_{F_1 \cup F_2} = \max[\mu_{F_1}(y), \mu_{F_2}(y)] \quad \forall y \in Y \quad (2.17)$$

A intersecção entre os conjuntos *fuzzy* tipo-1 F_1 e F_2 é obtido através do operador *t-norma*, sendo mais utilizado o operador de mínimo:

$$\mu_{F_1 \cap F_2} = \min[\mu_{F_1}(y), \mu_{F_2}(y)] \quad \forall y \in Y \quad (2.18)$$

O complemento de um conjunto *fuzzy* tipo-1 é dado por:

$$\mu_{F_1} = 1 - \mu_{F_1}(y) \quad \forall y \in Y \quad (2.19)$$

Para se calcular a união, intersecção e complemento dos conjuntos *fuzzy* tipo-2, é necessário utilizar-se do princípio da extensão proposto por Zadeh (ZADEH,1975).

B. Operações básicas do conjunto fuzzy tipo-2

Sendo $\tilde{A}$ e $\tilde{B}$ dois conjuntos *fuzzy* tipo-2:

$$\tilde{A} = \int_{x \in X} \mu_{\tilde{A}}(x)/x = \int_x \left[\int_{J_x^u} f_x(u)/u \right] /x \quad (2.20)$$

$$\tilde{B} = \int_{x \in X} \mu_{\tilde{B}}(x)/x = \int_x \left[\int_{J_x^u} f_x(u)/u \right] /x \quad (2.21)$$

Pode-se definir as operações de união, intersecção e complemento:

1. *União*: A união dos conjuntos *fuzzy* tipo-2 é dado por:

$$\mu_{\tilde{A} \cup \tilde{B}}(x) = \int_{u \in J_x^u} \int_{w \in J_x^w} f_x(u) \star g_x(w)/u \vee w = \mu_{\tilde{A}} \sqcup \mu_{\tilde{B}} \quad (2.22)$$

Onde $\sqcup$ representa o operador **join**

Para o caso dos conjuntos *fuzzy* tipo-2 intervalares, tem-se:

$$\tilde{A} \cup \tilde{B} = 1/[(\underline{\mu}_{\tilde{A}(x)} \vee \underline{\mu}_{\tilde{B}}(x)), (\overline{\mu}_{\tilde{A}(x)} \vee \overline{\mu}_{\tilde{B}}(x))] \quad (2.23)$$

Sendo $\vee$ o operador *t-conorma* representado pelo operador máximo.

2. *Intersecção*: A intersecção entre dois conjuntos *fuzzy* $\tilde{A}$ e $\tilde{B}$ é dado da seguinte forma:

$$\mu_{\tilde{A} \cap \tilde{B}}(x) = \int_{u \in J_x^u} \int_{w \in J_x^w} f_x(u) \star g_x(w) / u \wedge w = \mu_{\tilde{A}} \sqcap \mu_{\tilde{B}} \quad (2.24)$$

onde $\sqcap$ é o operador **meet**.

Para o conjunto *fuzzy* tipo-2 intrvalar, tem-se:

$$\tilde{A} \cap \tilde{B} = 1/[(\underline{\mu}_{\tilde{A}(x)} \wedge \underline{\mu}_{\tilde{B}(x)}), (\bar{\mu}_{\tilde{A}(x)} \wedge \bar{\mu}_{\tilde{B}(x)})] \quad (2.25)$$

3. *Complemento*: O complemento de um conjunto *fuzzy* é dado por:

$$\mu_{\bar{A}} = \int_{u \in J_x^u} f_x(u) / (1 - u) \equiv \neg \mu_{\tilde{A}} \quad (2.26)$$

Sendo $\neg$ o operador de negação.


O complemento para o conjunto *fuzzy* intervalar é dado por:

$$\bar{\tilde{A}} = 1/[1 - \bar{\mu}_{\tilde{A}}, 1 - \underline{\mu}_{\tilde{A}}] \quad (2.27)$$

2.4 SISTEMA DE INFERÊNCIA FUZZY TIPO-2

A Figura 2.10 apresenta o diagrama de blocos do sistema de inferência (SIF) *fuzzy* tipo-2. O sistema de inferência *fuzzy* tipo-2 é composto por cinco componentes (RIZOL,2011): fuzificador, inferência, base de regras, tipo-redutor e defuzificador. A descrição de cada bloco é apresentada a seguir:

Figura 2.10: Sistema de inferência *fuzzy* tipo-2



Fonte: (RIZOL, 2011)

A. Fuzificador

Trata-se do bloco que transforma as entradas *crisp* $x = (x_1, x_2, \dots, x_p)^T$ do SIF tipo-2 em conjuntos *fuzzy* tipo-2 (RIZOL, 2011), $\tilde{A}_x$, presente no universo de discurso $X = X_1 \times X_2 \times \dots \times X_p$.

B. Base de regras

A base de regras é composta por M regras, p entradas sendo $x_1 \in X_1, \dots, x_p \in X_p$, e uma saída $y \in Y$. A l -ésima regra é dada por:

$$R^l : SE \ x_1 \ e \ \tilde{F}_1^l \ e \dots e \ x_p \ e \ \tilde{F}_p^l, ENTAO \ y \ e \ \tilde{G}^l \ onde \ l = 1, 2, \dots, M \quad (2.28)$$

C. Inferência

O bloco de inferência é o componente central do controlador *fuzzy*. Neste módulo são armazenadas as regras que são a base de dados utilizado pelo processador para solucionar um determinado problema. Nesta etapa são gerados os valores de saída do controlador.

D. Tipo-redutor

O bloco tipo-redutor tem função de transformar o conjunto *fuzzy* tipo-2 em conjunto *fuzzy* tipo-1 (RIZOL, 2011), ou seja, procura o melhor conjunto *fuzzy* tipo-1 que represente o conjunto *fuzzy* tipo-2 satisfazendo a seguinte premissa:

Quando toda incerteza desaparecer, o resultado do sistema lógica fuzzy tipo-2 é reduzido em um sistema de lógica fuzzy tipo-1 (RIZOL, 2011).

Obtêm-se o tipo redutor pelo princípio da extensão de Zadeh na defuzificação dos conjuntos *fuzzy* tipo-1. Portanto existe um método de tipo-redutor para cada método de defuzificação. Será apresentado os principais métodos tipo-redutor: centróide, centro dos conjuntos e altura.

O tipo-redutor centro de área $Y_{CA}(x)$, é obtido calculando-se o centro de área do conjunto *fuzzy* tipo-2 $\tilde{B}$, podendo ser representado da seguinte forma:

$$Y_{CA}(x) = [y_l, y_r] = \int_{y_1 \in [y_l, y_r]_1} \dots \int_{y_1 \in [y_l, y_r]_N} 1 / \frac{\sum_{i=1}^N f_i y_i}{\sum_{i=1}^N f_i} \quad (2.29)$$

Onde $f_i \in \mu_{\tilde{B}}$ sendo $i = 1, 2, \dots, N$. E $\underline{f}$ e $\overline{f}$ são os graus de pertinência superior e inferior e y_l e y_r são os pontos esquerdo e direito do centróide do consequente da regra.

O tipo-redutor da Altura é obtido da seguinte expressão:

$$Y_h(x) = \int_{y_1 \in J_{y_1}} \dots \int_{y_N \in J_{y_N}[\mu_{D1}} (y_1) \star \dots \star \mu_{DN}(y_N)] / \frac{\sum_{i=1}^N f_i y_i}{\sum_{i=1}^N f_i} \quad (2.30)$$

Para conjunto *fuzzy* tipo-2 com entrada *singleton* (MENDEL, 2006) a Equação 2.30 pode ser reescrita:

$$Y_{CA}(x) = [y_l, y_r] = \int_{y_1 \in [y_l, y_r]_1} \dots \int_{y_1 \in [y_l, y_r]_N} 1 / \frac{\sum_{i=1}^N f_i \overline{y}^l}{\sum_{i=1}^N f_i} \quad (2.31)$$

onde $f_i \in \mu_{\tilde{B}(y)}$ com $i = 1, 2, \dots, N$. E $\underline{f}$ e $\overline{f}$ são graus de ativação superior e inferior. y_l e y_r são os pontos esquerdo e direito do centróide do consequente da regra.

No método tipo-redutor centro do conjuntos para conjunto *fuzzy* tipo-2 intervalares com entrada *singleton* (MENDEL, 2006) o conjunto tipo-reduzido é um conjunto intervalar dado por $[y_l, y_r]$. A saída do processo de redução para este caso é dado por:

$$Y_{cos}(x) = [y_l, y_r] = \int_{y^1 \in [y_l^1, y_r^1]} \dots \int_{y^M \in [y_l^M, y_r^M]} \int_{f^1 \in [\underline{f}^1, \overline{f}^M]} \dots \int_{f^M \in [\underline{f}^M, \overline{f}^M]} 1 / \frac{\sum_{i=1}^M f_i y_i}{\sum_{i=1}^M f_i} \quad (2.32)$$

onde $\underline{f}$ e $\overline{f}$ são a soma do grau de pertinência superior e inferior e y_l e y_r são os pontos esquerdo e direito do centróide do consequente de regras.

Em geral não existe uma forma fechada de calcular os valores de y_l e y_r . Entretanto, Karnik e Mendel desenvolveram um método iterativo que permite determinar exatamente os valores de y_l e y_r .

Algoritmo KM

Os valores de y_l e y_r podem ser determinados aplicando o método iterativo proposto por Karnik e Mendel (KARNIK; MENDEL,1999). Este algoritmo é utilizado em todos os métodos de tipo-redutores com conjunto *fuzzy* tipo-2 intervalares. A seguir são apresentados os algoritmos KM para determinar y_l e y_r .

Algoritmo KM para y_l

$$y_l = \min_{\forall \theta \in [\underline{\mu}_{\tilde{B}}(\tilde{B}/y_i), \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i)]} \frac{\sum_{l=1}^M y^l \theta_l}{\sum_{l=1}^M \theta_l} \quad (2.33)$$

Passo 1: Inicialize cada θ_i com: $[\underline{\mu}_{\tilde{B}}(\tilde{B}/y_i) + \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i)]/2$;

Passo 2: Calcule $c' = \frac{\sum_{l=1}^M y^l \theta_l}{\sum_{l=1}^M \theta_l}$

Passo 3: Encontre o valor de k ($k = 1, \dots, N - 1$) tal que $y_k \leq c' \leq y_{k+1}$;

Passo 4: Conjunto $\theta_i = \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i)$ $i \leq k$ e $\underline{\mu}_{\tilde{B}}(\tilde{B}/y_i) \geq k + 1$

Passo 5: Atribuir $c'' \equiv c'$ no Passo 2 utilizando o valor do Passo 4.

Passo 6: Se $c' = c''$ então FIM, atribuir o valor de $c'' = L$. Se não ir para o Passo 7;

Passo 7: Se $c' = c''$, ir para o Passo 3.

Os algoritmos KM determinam os pontos da função de pertinência resultante $\mu_{\tilde{B}(y)}$ esquerda L e direita R. Dado que estes pontos estão determinados, é possível determinar os valores de y_l e y_r .

$$y_l = y_l(L) - \frac{\sum_{i=1}^L y_i \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i) + \sum_{i=L+1}^N y_i \underline{\mu}_{\tilde{B}}(\tilde{B}/y_i)}{\sum_{i=1}^L \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i) + \sum_{i=L+1}^N \underline{\mu}_{\tilde{B}}(\tilde{B}/y_i)} \quad (2.34)$$

$$y_l = y_l(L) - \frac{\sum_{i=1}^R y_i \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i) + \sum_{i=R+1}^N y_i \underline{\mu}_{\tilde{B}}(\tilde{B}/y_i)}{\sum_{i=1}^R \bar{\mu}_{\tilde{B}}(\tilde{B}/y_i) + \sum_{i=R+1}^N \underline{\mu}_{\tilde{B}}(\tilde{B}/y_i)} \quad (2.35)$$

O método iterativo KM apresentado determina o conjunto *fuzzy* tipo-1 exato. Mas exige grande complexidade computacional.

Em 2002 Wu e Mendel (WU; MENDEL, 2002) introduziram o método WM dos limites incertos, este método calcula o tipo redutor utilizando limites incertos. Neste método o cálculo é realizado utilizando diversas equações fechadas. Evitando portanto a complexidade computacional associada ao método iterativo KM.

Método WM de limites incertos

A Figura 2.11 apresenta um conjunto tipo-reduzido e seus limites internos e externos obtidos aplicando-se o método WM de limites incertos. O limites incertos ($\underline{y}_l \leq y_l(x) \leq \overline{y}_l(x)$) e ($\underline{y}_r \leq y_r(x) \leq \overline{y}_r(x)$) são obtidos pelo cálculo do centro de área do conjuntos *fuzzy* tipo-1 intrínsecos, utilizando as seguintes equações:

$$y_l^{(0)}(x) = \frac{\sum_{i=1}^M y_l^i f_i}{\sum_{i=1}^M \underline{f}_i} \quad (2.36)$$

$$y_l^{(M)}(x) = \frac{\sum_{i=1}^M y_r^i \underline{f}_i}{\sum_{i=1}^M \underline{f}_i} \quad (2.37)$$

$$y_l^{(M)}(x) = \frac{\sum_{i=1}^M y_l^i \overline{f}_i}{\sum_{i=1}^M \overline{f}_i} \quad (2.38)$$

$$y_l^{(M)}(x) = \frac{\sum_{i=1}^M y_r^i \overline{f}_i}{\sum_{i=1}^M \overline{f}_i} \quad (2.39)$$

O cálculo dos limites internos são apresentados a seguir:

$$\bar{y}_l(x) = \min\{y_l^{(0)}(x), y_l^{(M)}(x)\} \quad (2.40)$$

$$\underline{y}_r(x) = \min\{y_l^{(0)}(x), y_r^{(M)}(x)\} \quad (2.41)$$

Os limites externos são calculados da seguinte forma:

$$\underline{y}_l(x) = \bar{y}_l(x) - \left[\frac{\sum_{i=1}^M (\bar{f}^i - \underline{f}^i)}{\sum_{i=1}^M \underline{f}_i \sum_{i=2}^M \underline{f}^i} \times \frac{\sum_{i=1}^M \underline{f}^1 (y_l^1 - y_l^2) \sum_{i=1}^M \bar{f}^1 (y_l^M - y_l^1)}{\sum_{i=1}^M \underline{f}^1 (y_l^1 - y_l^2) + \sum_{i=1}^M \bar{f}^1 (y_l^M - y_l^1)} \right] \quad (2.42)$$


$$\bar{y}_r(x) = \underline{y}_r(x) - \left[\frac{\sum_{i=1}^M (\bar{f}^i - \underline{f}^i)}{\sum_{i=1}^M \underline{f}_i \sum_{i=2}^M \underline{f}^i} \times \frac{\sum_{i=1}^M \underline{f}^1 (y_r^1 - y_r^2) \sum_{i=1}^M \bar{f}^1 (y_r^M - y_r^1)}{\sum_{i=1}^M \underline{f}^1 (y_r^1 - y_r^2) + \sum_{i=1}^M \bar{f}^1 (y_r^M - y_r^1)} \right] \quad (2.43)$$

Os intervalos $[\underline{y}_r, \bar{y}_r]$ e $[\underline{y}_l, \bar{y}_l]$ são intervalos que delimitam o resultado do cálculo do método dos limites incertos. Os valores de $\tilde{y}_l$ e $\tilde{y}_r$ são obtidos a partir das Equações 2.44 e 2.45.

$$\tilde{y}_l = \frac{\underline{y}_l + \bar{y}_l}{2} \quad (2.44)$$

$$\tilde{y}_r = \frac{\underline{y}_r + \bar{y}_r}{2} \quad (2.45)$$

Figura 2.11: Conjunto tipo-reduzido pelo método WM de limites internos *fuzzy* tipo-2



Fonte: (RIZOL, 2011)


D. Defuzificador

O bloco defuzificador gera uma saída *crisp* a partir do conjunto *fuzzy* tipo-1 resultante da saída do bloco tipo-redutor. A saída defuzificada do sistema *fuzzy* tipo-2 intervalar *singleton* é obtida pela média dos pontos y_l e y_r , de acordo com:

$$y(x) = \frac{y_l + y_r}{2} \quad (2.46)$$

Uma arquitetura em *hardware* analógico do circuito tipo redutor proposta por Rizol (RIZOL, 2011) é apresentada na Figura 2.12.

Figura 2.12: Circuito tipo redutor em *hardware* analógico



Fonte:(RIZOL, 2011)


Nota-se na Figura 2.12 que é necessário otimizar o circuito multiplicador-divisor, devido a quantidade necessária para operação do circuito tipo-redutor.

2.5 HISTÓRICO DOS CIRCUITOS MULTIPLICADOR/DIVISOR

Baturone propôs um multiplicador/divisor (BATURONE, 2000) baseado na lógica digital.

A Figura 2.13 apresenta o multiplicador/divisor proposto, a operação de multiplicação e divisão era realizada da forma digital. O sinal analógico era convertido em um sinal digital por um conversor A/D, processado, posteriormente convertido novamente em um sinal analógico por um conversor D/A.


Figura 2.13: Multiplicador/divisor proposto por Baturone



Fonte:(BATURONE, 2010)

L.Martin e R.Angulo (LOPEZ-MARTÍN,2010) apresentaram um circuito multiplicador/divisor em modo corrente na inversão forte operando na região de triodo e saturação dos transistores MOS. A Figura 2.14 apresenta implementado.

Figura 2.14: Multiplicador/divisor proposto por L.Martín



Fonte:(LOPEZ-MARTÍN, 2010)


O circuito apresentado na Figura 2.14 opera na região de saturação assim como na região de triodo dos transistores MOS. Esta característica deste circuito

permite obter um multiplicador/divisor com baixo número de transistores , assim como, permite trabalhar com tensões mais baixas.

Em 2009 S.Menekay (MENEKAY,2009) apresentou uma estrutura de um multiplicador divisor analógico em modo corrente na tecnologia CMOS. Este multiplicador/divisor (Figura 2.15) é obtido da característica translinear(GILBERT,1975) apresentada pela disposição dos transistores do circuito.

Nesta arquitetura apresentada todos os transistores obrigatoriamente operam na inversão forte, e na região de saturação dos transistores MOS.

Figura 2.15: Multiplicador/divisor proposto por S.Menekay




Fonte:(MENEKAY, 2009)

Farshid e Nejad (FARSHID,2012) implementaram um circuito (Figura 2.16) multiplicador/divisor utilizando-se das propriedades dos transistores MOS na inversão fraca.

Quando os transistores MOS possuem um tensão de *gate-source* menor que a tensão de *threshold* (Inversão Fraca), a corrente de dreno dos transistores apresentam características exponenciais semelhantes as dos transistores TBJ. Estas características foram utilizadas Farshid e Nejad para implementar um circuito multiplicador divisor capaz de operar em ultra baixa tensão.

Figura 2.16: Multiplicador/divisor proposto por Farshid e Nejad



Fonte:(FARSHID, 2012)

Circuitos multiplicadores/divisores que operam na inversão fraca apresentam consumo de potência muito baixo, porém, em geral, não apresentam boa resposta em frequência. Portanto neste trabalho é proposto um multiplicador/divisor que opere na região de inversão forte, mas sem comprometer a eficiência do circuito, como provado no próximo capítulo.

Capítulo 3

PROJETO DO MULTIPLICADOR/DIVISOR

3.1 PRINCÍPIO DE OPERAÇÃO


O procedimento para obter um multiplicador/divisor é combinar um circuito de média geométrica com um circuito quadrado divisor(LOPEZ-MARTIN,2000), de forma a obter a seguinte equação:

$$I_{out} = \frac{I_x I_y}{I_w} \quad (3.1)$$

onde I_x , I_y , I_z e I_{out} são valores de sinais de corretes.

A Figura 3.1 representa o diagrama de blocos que representa a disposição dos circuito de média geométrica e quadrático/divisor de forma a obter-se a Equação 3.1, caracterizada como o sinal de saída de um circuito multiplicador divisor.

Figura 3.1: Diagrama multiplicador/divisor modo corrente



Fonte:(Adaptado de L.Martín, 2010)

De acordo com a Figura 3.1 a equação de saída do bloco quadrático/divisor é obtida pela Equação 3.2.

$$I_{out} = \frac{k \sqrt{I_x I_y}^2}{k^2 I_w} \quad (3.2)$$

Se $I_{out'}$ é a corrente de saída do circuito representado pelo bloco de média geométrica, pode-se escrever:

$$I_{out'} = k\sqrt{I_x I_y} \quad (3.3)$$

Se ambos os lados da Equação 3.3 forem elevados ao quadrado e em seguida isolar I_x obtém-se a seguinte expressão:

$$I_x = \frac{I_{out'}^2}{k^2 I_y} \quad (3.4)$$

Da Equação 3.4 verifica-se que o circuito quadrado divisor é obtido simplesmente alterando-se as entradas das correntes do circuito de média geométrica.


3.2 MULTIPLICADOR/DIVISOR PROPOSTO

Em 2010 L.Martin propôs um circuito multiplicador/divisor em tecnologia CMOS capaz de operar em baixa tensão de alimentação. Este circuito, apresentado na Figura 3.2, onde os transistores operam na inversão forte, explorando as regiões de saturação e triodos.

Em geral os circuitos multiplicadores/divisores são projetados baseados no princípio translinear, desta forma todos os transistores obrigatoriamente operam na região de saturação comprometendo a eficiência do circuito.

Além disso, para implementar um circuito baseado somente no princípio translinear não é possível diminuir de forma satisfatória o número de transistores, fato que pode ser comprovado nas seguintes referências (GHANAVATI, 2013; MENEKAY, 2010; LOPEZ-MARTÍN, 1999; LOPEZ-MARTÍN, 2000).

Figura 3.2: Multiplicador/Divisor proposto por L.Martín




Fonte:(Antônio, 2010)

Na Figura 3.2 é mostrado o circuito divisor proposto em (LOPEZ-MARTÍN, 2010), este circuito é composto por um circuito de média geométrica, à esquerda, e por um circuito quadrado divisor, à direita.

Com base no circuito da Figura 3.2 foi projetado um circuito que apresenta melhorias significativas na faixa dinâmica de operação do circuito. A Figura 3.3 mostra o circuito proposto neste trabalho.


Figura 3.3: Multiplidivisor proposto neste trabalho



Fonte:(Próprio Autor, 2014)

A partes identificadas A e B são as mudanças realizadas no circuito de (LOPEZ-MARTÍN, 2010), como pode ser visto na Figura 3.4.

Figura 3.4: Circuito multiplicador/divisor: (a) proposto ,(b) solução deste trabalho



Fonte:(Próprio Autor, 2014)

Na Figura 3.4 nota-se que o transistor M_{2A} foi substituído por dois transistores M_{2A} e M_{2A1} . Esta associação de transistores formada por M_{2A} e M_{2A1} é denominada Associação Trapezoidal de Transistores (TAT) (LUIZ AITA,2000;GIRARD,2007). Tal associação apresenta comportamento idêntico a um transistor simples com $(W/L)_{eq}$ dado pela seguinte Equação:


$$(W/L)_{eq} = \frac{(W/L)_{2A}(W/L)_{2A1}}{(W/L)_{2A} + (W/L)_{2A1}} \quad (3.5)$$

A principais vantagens de se utilizar uma associação trapezoidal de transistores é obter uma menor condutância de saída e permitir ao circuito operar com correntes menores(GIRARD,2007), como é evidenciado nos cálculos posteriores.

Na Figura 3.5(a) a tensão de polarização fixa V_C do espelho de corrente cascode (HARIJAN, 2013) foi substituída pela tensão V_{GS} do transistor M_{R1} , desta forma a tensão V_C da Figura 3.5(b) é controlada pela realimentação de I_x e I_y , de acordo com a Equação 3.6.

$$V_C = V_{DD} + V_{TH} - \sqrt{\frac{2L(I_x + I_y)}{\mu C_{ox} W}} \quad (3.6)$$

Figura 3.5: Circuito multiplicador/divisor: (a) proposto ,(b) solução deste trabalho




Fonte:(Próprio Autor, 2014)

O controle de V_C através de I_x e I_y proporciona ao circuito diminuir o erro dentro de sua faixa dinâmica especificada.

3.3 OPERAÇÃO DO CIRCUITO

A Figura 3.6 apresenta o circuito de média geométrica proposto no presente trabalho.

Figura 3.6: Circuito de média geométrica proposto neste trabalho



Fonte: (Próprio Autor, 2014)

Como mostrado na Figura 3.4 os transistores M_{2A} , M_{2A1} , M_{2B} e M_{2B1} da

Figura 3.6 podem ser considerados como apenas dois transistores $M_{(2AT)}$ e $M_{(2BT)}$, respetivamente, em que o valor de W/L é dado pela Equação 3.5. As equações do transistor na inversão forte são dadas pela Equações 3.7 e 3.8.

Na região de saturação tem-se:

$$I_D = \frac{\beta}{2}(V_{GS} - V_T)^2 \quad (3.7)$$

Para a região de triodo:

$$I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (3.8)$$

onde $\beta = \mu_n C_{ox}(W/L)$ e V_{GS} , V_{TH} , V_{DS} são tensões *gate-source*, *threshold* e *drain-source*, respetivamente.

Considerando o circuito de média geométrica da Figura 3.6 assume-se que os valores de V_T de todos os transistores NMOS sejam iguais. E que os transistores $M_{1(A-B)}$ e $M_{2(A-B)T}$ possuem o mesmo fator de transcondutância β . Os transistores $M_{3(A-D)}$ e $M_{4(A-B)}$ também possuem o mesmo valor de β e sua relação de W/L é n^2 vezes o valor da relação de W/L dos transistores $M_{1(A-D)}$ e $M_{2(A-D)T}$, sendo n um valor inteiro maior que 1 dado por:

$$n = \sqrt{\frac{(W/L)_{(4A-D)(3A-D)}}{(W/L)_{(1A-D)}}} \quad (3.9)$$

Considerando a Figura 3.6 e aplicando a lei de Kirchhoff das tensões (LKT) sobre os transistores $M_{(2A)T}$, M_{4B} e M_{1B} e considerando a Equação 3.7, obtem-se:

$$V_{(DS2A)T} = \sqrt{\frac{2I_y}{\beta}} - \sqrt{\frac{2I_2}{n^2\beta}} = \sqrt{\frac{2}{\beta}} \left(\sqrt{I_y} - \frac{\sqrt{I_2}}{n} \right) \quad (3.10)$$

Aplicando-se (LKT) nos transistores $M_{(2B)T}$, M_{4A} e M_{1A} obtem-se:

$$V_{(DS2B)T} = \sqrt{\frac{2I_x}{\beta}} - \sqrt{\frac{2I_1}{n^2\beta}} = \sqrt{\frac{2}{\beta}} \left(\sqrt{I_x} - \frac{\sqrt{I_1}}{n} \right) \quad (3.11)$$

A condição para que $M_{(2A)T}$ opere na região de triodo é $V_{(DS2A)T} \leq V_{(GS2A)T} - V_T$

Desta forma, da Equação 3.10 obtém-se:

$$\sqrt{\frac{2}{\beta}} \left(\sqrt{I_Y} - \frac{\sqrt{I_2}}{n} \right) < \sqrt{\frac{2I_x}{\beta}} \implies \sqrt{I_Y} - \frac{\sqrt{I_2}}{n} < \sqrt{I_x} \quad (3.12)$$

O mesmo procedimento pode ser aplicado à Equação 3.11, em relação à $M_{(2B)T}$:

$$\sqrt{\frac{2}{\beta}} \left(\sqrt{I_x} - \frac{\sqrt{I_1}}{n} \right) < \sqrt{\frac{2I_y}{\beta}} \implies \sqrt{I_x} - \frac{\sqrt{I_1}}{n} < \sqrt{I_y} \quad (3.13)$$

Uma vez que o valor de n é muito grande as Equações 3.12 e 3.13, demonstram que quando $I_x > I_y$ o transistor (TAT) $M_{(2A)T}$ opera na região de triodo, e $M_{(2B)T}$ opera na região de saturação. Da mesma forma, a Equação 3.13 demonstra que quando $I_y > I_x$ o transistor (TAT) $M_{(2B)T}$ opera na região de triodo enquanto o transistor (TAT) $M_{(2A)T}$ opera na região de saturação.

Assumindo primeiramente que $I_x > I_y$, ou seja, que o transistor $M_{(2A)T}$ opera na região de triodo, tem-se:

$$I_2 = \beta \left[(V_{(GS2A)T} - V_T) V_{(DS2A)T} - \frac{V_{(DS2A)T}^2}{2} \right] \quad (3.14)$$

Porém o transistor $M_{(2A)T}$ trata-se de uma associação trapezoidal de transistores, desta forma apresenta o comportamento de um transistor simples, mas com valor de (W/L) dado pela Equação 3.5. Como os transistores que compõem a associação de transistores (TAT) apresentam o mesmos valores de (W/L) o valor de $(W/L)_{eq} = 1/2$, desta forma a Equação 3.14 deve ser reescrita de acordo com a Equação 3.15.

$$I_2 = \frac{\beta}{2} \left[(V_{(GS2A)T} - V_T) V_{(DS2A)T} - \frac{V_{(DS2A)T}^2}{2} \right] \quad (3.15)$$

dado que o valor de β depende explicitamente de (W/L) .

Desta forma aplicando a Equação 3.10 na Equação 3.15, obtem-se:

$$I_2 = \frac{1}{2} \left[2\sqrt{I_x} \left(\sqrt{I_y} - \frac{\sqrt{I_2}}{n} \right) - \left(\sqrt{I_y} - \frac{\sqrt{I_2}}{n} \right)^2 \right] \quad (3.16)$$

Finalmente obtem-se:

$$I_2 = \sqrt{I_x I_y} - \frac{I_y}{2} - \frac{I_2}{2n^2} - \frac{1}{n} \sqrt{I_2} (\sqrt{I_y} - \sqrt{I_x}) \quad (3.17)$$

Uma vez que o valor de n é muito alto, os termos da Equação 3.17 que estão divididos por n^2 ou n podem ser desconsiderados, assim 3.17 pode ser escrita como:

$$I_2 = \sqrt{I_x I_y} - \frac{I_y}{2} \quad (3.18)$$

Considerando a Figura 3.6 nota-se que quando $M_{(2A)T}$ opera na região de triodo, $M_{(2B)T}$ opera na região de saturação, sendo assim os transistores $M_{(1B)}$, $M_{(3B)}$ assim como $M_{(2B)T}$ formam um espelho de corrente tal que:

$$I_1 = \frac{I_y}{2} \quad (3.19)$$

Substituindo 3.19 em 3.18 obtem-se:

$$I_1 + I_2 = \sqrt{I_x I_y} \quad (3.20)$$

O procedimento análogo pode ser feito, partindo-se do princípio que $I_y > I_x$, então a equação para I_1 é:

$$I_1 = \sqrt{I_x I_y} - \frac{I_x}{2} - \frac{I_1}{2n^2} - \frac{1}{n} \sqrt{I_1} (\sqrt{I_x} - \sqrt{I_y}) \quad (3.21)$$

Sendo n um valor muito alto, obtem-se:

$$I_1 = \sqrt{I_x I_y} - \frac{I_x}{2} \quad (3.22)$$

Neste caso $M_{(2B)T}$ opera na região de triodo, $M_{(2A)T}$ opera na região de saturação, sendo que os transistores $M_{(1A)}$, $M_{(3A)}$ e $M_{(2A)T}$ formam um espelho de corrente tal que:

$$I_2 = \frac{I_x}{2} \quad (3.23)$$

Então substituindo 3.23 em 3.22 obtem-se novamente:

$$I_1 + I_2 = \sqrt{I_x I_y} \quad (3.24)$$

Demonstra-se finalmente pelas Equações 3.20 e 3.24 que o circuito da Figura 3.6 opera como um circuito de média geométrica.

A Figura 3.7 apresenta o circuito quadrático/divisor. O procedimento para determinar as equações que regem a operação do circuito é análogo ao realizada para o circuito de média geométrica. Portanto considerando a Figura 3.7, nota-se que:

$$I_1 + I_2 = \sqrt{I_w I_{out}} \quad (3.25)$$

para o cancelamento adequado dos termos indesejados das Equações 3.18 e 3.22. Foi estabelecido que o valor de n^2 igual à 600, valor necessário para cancelar os termos indesejados das Equações 3.17 e 3.21, ou seja:

$$n^2 = \frac{(W/L)_{(4A-D)(3A-D)}}{(W/L)_{(1A-D)(2A-D)}} = 600 \quad (3.28)$$

Os valor de (W/L) dos transistores $M_{(1A-D)(2A-D)}$ foram definidos como sendo iguais a 1. Isto é, $W = 4\mu m$ e $L = 4\mu m$ para para todos os transistores $M_{(4A-D)(3A-D)}$. Portanto da Equação 3.28 o valor valor (W/L) dos transistores $M_{(1A-D)(2A-D)}$ é de 600, definindo $L = 0,5\mu m$ obtém-se $W = 300\mu m$. Portanto o valor $(W/L) = 300/0,5$ foi definido para os transistores $M_{(4A-D)(3A-D)}$.

Tabela 3.1: Valores de K_p , V_T , V_{GS} e L para transistor PMOS fornecidos pelo fabricante [AUSTRIAMICROSYSTEMS, 2007].

$K_p = 58\mu A/V^2$ (fornecido pelo fabricante [AUSTRIAMICROSYSTEMS, 2007]);
$V_T = -0,65V$ (fornecido pelo fabricante [AUSTRIAMICROSYSTEMS, 2007]);
$V_{GS(estimado)} = -0,65 - 0,2 = 0,5 + 0,2 = -0,85V$
$V_{DS(sat)} > V_{GS} - V_T \Rightarrow V_{DS} \geq 0,2$
$L_{Estimado} = 1\mu m(Estimado)$

Para $I_{Dmax} = 50\mu A$, o valor das dimensões dadas pelo espelho de corrente cascode M_5 , M_6 , M_7 e M_8 é apresentado a seguir:

$$W = \frac{2 \cdot 50 \cdot 1}{58(0,85 - 0,65)^2} = 43,10\mu m \quad (3.29)$$

O valor de $(W/L) = 45/1$ foi adotado.

Tabela 3.2: Valores de K_p , V_T , V_{GS} e L para transistor NMOS fornecidos pelo fabricante [AUSTRIAMICROSYSTEMS, 2007].

$K_p = 170\mu A/V^2$ (fornecido pelo fabricante [AUSTRIAMICROSYSTEMS, 2007]);
$V_T = 0,5V$ (fornecido pelo fabricante [AUSTRIAMICROSYSTEMS, 2007]);
$V_{GS(estimado)} = V_T + 0,2 = 0,2 + 0,5 = 0,7V$
$V_{DS(sat)} > V_{GS} - V_T \Rightarrow V_{DS} \geq 0,2$
$L_{Estimado} = 1\mu m(Estimado)$

Para os transistores de realimentação M_{R2} e M_{R3} tem-se $I_{Dmax} = 50\mu A$, portanto o valor de W é:

$$W = \frac{2 \cdot 50 \cdot 1}{170(0,85 - 0,65)^2} = 14,7\mu m \quad (3.30)$$

O valor de $(W/l) = 15/1$ foi adotado.


Capítulo 4

SIMULAÇÃO E RESULTADOS

O resultado da simulação do circuito de média geométrica é mostrada na Figura 4.1. As correntes de entrada I_x variando entre $[0, 100](\mu A)$ e $I_y = 10\mu A$ são apresentadas na parte inferior da Figura 4.1. A faixa dinâmica, definida como a faixa no qual o erro do circuito é aceitável ($\leq 3\%$) (RIZOL, 2011), é:

$$0\mu A \leq I_x \leq 100\mu A \quad I_y = 10\mu A \quad 0\mu A \leq I_{out} \leq 15,8\mu A$$

Figura 4.1: Resultado de simulação do circuito de média geométrica



Fonte:(Prórprio Autor, 2014)


Na parte superior são apresentados a corrente de saída do circuito média geométrica e o seu valor calculado. O erro do resultado simulado comparado ao calculado é menor que 1%, conforme apresentado na Tabela 4.1.

Tabela 4.1: Comparação das correntes de saída do circuito de média geométrica

$I_x[\mu A]$	$I_y[\mu A]$	$Valor\ Calculado[\mu A]$	$Valor\ Simulado[\mu A]$	$Erro(\%)$
20	10	14,14	14,13	0,07
40	10	20,00	20,20	1,00
60	10	24,49	24,56	0,29
80	10	28,28	28,30	0,07
100	10	31,62	31,84	0,59

O resultado da simulação do multiplicador/divisor para as seguintes correntes de entrada é I_x variando entre $[0, 100]\mu A$, I_W variando entre $[10, 50]\mu A$ e $I_y = 10\mu A$, é mostrado na Figura 4.2


Figura 4.2: Resultado de simulação do circuito de média geométrica



Fonte:(Próprio Autor, 2014)

A Figura 4.3 mostra o circuito multiplicador/divisor como um modulador de amplitude.

Figura 4.3: Circuito como modulador de amplitude



Fonte:(Própio Autor, 2014)

A parte superior da Figura 4.3 é a entrada senoidal a ser modulada pela entrada apresentada na parte inferior da Figura 4.3. Desta forma, obtém-se o sinal modulado, mostrado na parte inferior da Figura 4.3

Tabela 4.2: Erro da saída do circuito multiplicador/divisor

$I_y = 10\mu A$		Circuito Proposto neste trabalho			Circuito Proposto por L.MARTIN	
$I_x(\mu A)$	$I_w(\mu A)$	Valor Calc.	V.Simulado	Erro(%)	V. Simulado	Erro%
10	10	10,00	10,01	0,10	10,19	1,90
20	10	20,00	20,06	0,30	20,33	1,65
50	20	25,00	25,25	1,00	24,43	2,28
80	40	20,00	19,62	1,90	18,86	5,70
100	50	20,00	18,84	0,80	19,00	5,00

A Tabela 4.2 apresenta o cálculo do erro da corrente de saída do circuito multiplicador/divisor proposto neste trabalho comparado com o circuito proposto por L.Martín. As modificações propostas neste trabalho aumenta a precisão do circuito multiplicador/divisor.

Capítulo 5

CONCLUSÃO

Este trabalho de graduação apresentou um projeto simulado de um circuito multiplicador/divisor em modo corrente, operando com tensão de alimentação de 1,8 V, na tecnologia CMOS $0.35\mu m$. Este circuito foi especificado para operar como parte integrante de um circuito tipo-redutor analógico.

O circuito multiplicador/divisor mostrou-se eficiente e simples. Sua faixa dinâmica foi especificada para operar com correntes entradas I_x e I_y variando de $0\mu A$ a $60\mu A$, e I_w variando de $10\mu A$ a $50\mu A$ com erro inferior à 1,9%. Apresentado desta forma, acurácia superior à 98%, baixa tensão de alimentação, larga faixa dinâmica e baixo número de transistores. Características essenciais para qual o circuito foi destinado.

REFERÊNCIAS

ALIKHANI, Amir; AHMADI, Arash. **A novel current-mode four-quadrant CMOS analog multiplier/divider**. AEU-International Journal of Electronics and Communications, v. 66, n. 7, p. 581-586, 2012.

BATURONE, Iluminada et al. **Cmos design of a current-mode multiplier/divider circuit with applications to fuzzy controllers**. Analog Integrated Circuits and Signal Processing, v. 23, n. 3, p. 199-210, 2000.

CASTILLO, O.; MELIN, P. **Type-2 fuzzy logic: theory and applications**. Berlin: Springer, 2008. 243 p.

FARSHIDI, Ebrahim; GHANAVATI NEJAD, Tayebbeh. **A New Two-Quadrant Squarer/Divider Circuit for true RMS-to-DC converters in MOS technology**. Measurement, v. 45, n. 4, p. 778-784, 2012.

GILBERT, Barrie. **Translinear circuits: A proposed classification**. Electronics Letters, v. 11, n. 1, p. 14-16, 1975.

GIRARDI, Alessandro Gonçalves. **Automação do projeto de módulos CMOS analógicos usando associações trapezoidais de transistores**. 2007.166 f. Dissertação (Mestrado em engenharia Elétrica-Microeletônica)-Instituto de Informática, Universidade Federal do Rio Grande do Sul, Porto Alegre, 2007.

JOHN, Robert; COUPLAND, Simon. **Type-2 fuzzy logic: A historical view**. Computational Intelligence Magazine, IEEE, v. 2, n. 1, p. 57-62, 2007.

KARNIK, Nilesh N.; MENDEL, Jerry M.; LIANG, Qilian. **Type-2 fuzzy lo-**

gic systems. Fuzzy Systems, IEEE Transactions on, v. 7, n. 6, p. 643-658, 1999.

LIANG, Qilian; MENDEL, Jerry M. **Interval type-2 fuzzy logic systems: theory and design.** Fuzzy Systems, IEEE Transactions on, v. 8, n. 5, p. 535-550, 2000.

LOPEZ-MARTIN, Antonio J.; CARLOSENA, Alfonso. **Design of MOS-translinear multiplier/dividers in analog VLSI.** VLSI Design, v. 11, n. 4, p. 321-329, 2000.

LOPEZ-MARTIN, Antonio J. et al. **Compact low-voltage CMOS current-mode multiplier/divider.** In: Circuits and Systems (ISCAS), Proceedings of 2010 IEEE International Symposium on. IEEE, 2010. p. 1583-1586.

LUIZ AITA, A.; BAMPI, Sergio; CHOI, Jung Hyun. **A generator of trapezoidal association of transistors (TAT):** improving analog circuits in a pre-diffused transistor array. In: Integrated Circuits and Systems Design, 2000. Proceedings. 13th Symposium on. IEEE, 2000. p. 99-104.

MACHADO, Marcelo Bender et al. **Multiplicador analógico CMOS baseado na relação transcondutância x corrente.** 2007.

MENDEL, Jerry M. **Uncertain rule-based fuzzy logic system: introduction and new directions.** 2001.

MENDEL, Jerry M.; JOHN, Robert Ivor; LIU, Feilong. **Interval type-2 fuzzy logic systems made simple.** Fuzzy Systems, IEEE Transactions on, v. 14, n. 6, p. 808-821, 2006.

MENEKAY, S.; TARCAN, Rıza Can; KUNTMAN, Hakan. **Novel high-precision current-mode circuits based on the MOS-translinear principle**. AEU-International Journal of Electronics and Communications, v. 63, n. 11, 2009.p. 992-997

MESRI, Alireza; KHOEI, Abdollah; HADIDI, Khayrollah. **Hardware implementation of interval type-2 fuzzy logic controller**. In: Electrical Engineering (ICEE), 2013 21st Iranian Conference on. IEEE, 2013. p. 1-6.

ROCHA RIZOL, P. M. S. et al.**Hardware implementation of type-2 programmable fuzzifier**. In: Circuits and Systems (LASCAS), 2011 IEEE Second Latin American Symposium on. IEEE, 2011. p. 1-4.

RIZOL, P. M. S. R.; MESQUITA, Leonardo; SAOTOME, Osamu. **Lógica Fuzzy tipo-2**. Revista SODEBRAS, v. 6, p. 27-46, 2011.

RIZOL, P. M. S. R. **Arquitetura de um controlador Fuzzy tipo-2 intervalar em hardware analógico**. 2011. 214 f. Tese (Doutorado em Engenharia Elétrica)—Instituto Tecnológico de Aeronáutica.São José dos Campos.2011.

SALAMA, Mohammed K.; SOLIMAN, Ahmed M. **Low-voltage low-power CMOS RF four-quadrant multiplier**. AEU-International Journal of Electronics and Communications, v. 57, n. 1, p. 74-78, 2003.

ZADEH, Lotfi A. **The concept of a linguistic variable and its application to approximate reasoning—I**. Information sciences, v. 8, n. 3, p. 199-249, 1975.

ZADEH, Lotfi A. **Fuzzy sets**. Information and control, v. 8, n. 3, p. 338-353, 1965.

WU, Hongwei; MENDEL, Jerry M. **Uncertainty bounds and their use in the design of interval type-2 fuzzy logic systems.** *Fuzzy Systems, IEEE Transactions on*, v. 10, n. 5, p. 622-639, 2002.

Apêndice A

ARTIGOS PUBLICADOS RELACIONADOS COM O TEMA PRO- POSTO

SANTOS, R. B., RIZOL, P. M. S. R. Design of CMOS Current-mode Multiplier-Divider circuits for type-2 FLC Applications. IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS - LASCAS, 2015.

SANTOS, R. B., RIZOL, P. M. S. R. Projeto de um circuito Multiplicador-Divisor analógico em tecnologia In: Congresso de Iniciação Científica da UNESP, 2014, Guaratigutá. XXVI Congresso de Iniciação científica da UNESP. , 2014.