AES IP Core: hardware criptográfico

Carregando...
Imagem de Miniatura

Data

2016-12-15

Orientador

Mesquita, Leonardo

Coorientador

Pós-graduação

Curso de graduação

Engenharia Elétrica - FEG

Título da Revista

ISSN da Revista

Título de Volume

Editor

Universidade Estadual Paulista (Unesp)

Tipo

Trabalho de conclusão de curso

Direito de acesso

Acesso abertoAcesso Aberto

Resumo

Resumo (inglês)

This work developed a FPGA-based cryptographic hardware. The encryption algorithm used was AES-256 implemented in VHDL. The project aimed a balance between hardware footprint and processing speed. Also, through the UART communication and control modules, an interface was created to a personal computer allowing sending files for encryption and decryption

Resumo (português)

Neste trabalho foi desenvolvido um hardware criptográfico em FPGA. O algoritmo de criptografia utilizado foi o AES-256 implementado em VHDL. Na concepção do projeto buscou- se um equilíbrio entre área ocupada de hardware e velocidade de processamento. Também, através da comunicação UART e módulos de controle, foi criada uma interface com um computador pessoal permitindo o envio de arquivos para encriptação e decriptamento

Descrição

Idioma

Português

Como citar

MINERVINO, Luciano Saade. AES IP Core: hardware criptográfico. 2016. 49 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.

Itens relacionados

Financiadores