PAULO CÉSAR ALVES PASSARO PROJETO DE UM MÓDULO CONDICIONADOR DE SINAIS A SER IMPLEMENTADO NO SATÉLITE UNIVERSITÁRIO ITASAT Trabalho de Graduação apresentado ao Conselho de Curso de Graduação em Engenharia Elétrica da Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, como parte dos requisitos para obtenção do diploma de Graduação em Engenharia Elétrica. Orientador: Prof. Dr. Francisco Antonio Lotufo Guaratinguetá 2012 PAULO CÉSAR ALVES PASSARO PROJETO DE UM MÓDULO CONDICIONADOR DE SINAIS A SER IMPLEMENTADO NO SATÉLITE UNIVERSITÁRIO ITASAT Guaratinguetá 2012 P286p Passaro, Paulo César Alves Projeto de um módulo condicionador de sinais a ser implementado no satélite universitário ITASAT / Paulo César Alves Passaro – Guaratinguetá : [s.n], 2011. 65 f : il. Bibliografia: f. 57 Trabalho de Graduação em Engenharia Elétrica – Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2011. Orientador: Prof. Dr. Francisco Antonio Lotufo 1. Satélites meteorológicos 2. Ciências ambientais – Processamento de dados I. Título CDU 501.508.82 AGRADECIMENTOS Em primeiro lugar agradeço a Deus pela oportunidade de estar concluindo este curso, aos meus pais Roberto e Arihne, que sempre acreditaram no meu potencial e me auxiliaram nas horas difíceis, a minha namorada Carol, que esteve presente ao meu lado fornecendo apoio moral, aos professores Dr. Francisco Antonio Lotufo e Dra. Paloma Maria Silva Rocha Rizol, que me encorajaram na realização deste trabalho de graduação, e a equipe ITASAT, principalmente aos professores Dr. Osamu Saotome e Dr. David Fernandes, que permitiram meu ingresso como bolsista do ITA; e aos alunos Edson Vinci, Marcelo Petry e Lídia Issae Shibuya Sato, que no período de convivência permitiram um aprofundamento na área espacial e conseqüente confecção deste trabalho. PASSARO, P. C. A. Projeto de um módulo condicionador de sinais a ser implementado no satélite universitário ITASAT. 2012. 66 f. Trabalho de Graduação (Graduação em Engenharia Elétrica) – Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, Guaratinguetá, 2012. RESUMO O sistema brasileiro de coleta de dados ambientais (SBCDA) tem auxiliado o Instituto Nacional de Pesquisas Ambientais (INPE) e diversas entidades não governamentais no monitoramento ambiental do território brasileiro. Tal sistema consiste no uso de inúmeras plataformas de coleta de dados (PCD) enviando sinais de dados para os satélites, e redirecionando-os para os centros de recepção no INPE. Atualmente o SBCDA está limitado ao uso de três satélites, dois dos quais com sua vida útil ultrapassada em mais de dez anos. Uma das tentativas em manter o SBCDA operacional é o lançamento de um satélite universitário de baixo custo. O trabalho presente visa o projeto e simulação de um módulo condicionador de sinais, responsável por coletar dados vitais sobre o status do satélite e encaminhá-los ao computador de bordo, em um padrão passível de ser interpretado. PALAVRAS-CHAVE: Sistema Brasileiro de coleta de dados ambientais (SBCDA), satélite universitário, ITASAT. PASSARO, P. C. A. Development of a signal conditioning module to be used in a university satellite ITASAT. 2012. 66 p. Graduation Work (Graduation in Electrical Engineering) – Faculdade de Engenharia do Campus de Guaratinguetá, Universidade Estadual Paulista, Guaratinguetá, 2012. ABSTRACT The Brazilian Environmental Data Collection System (Sistema Brasileiro de Coleta de Dados Ambientais - SBCDA) has been providing reliable information regarding the monitoring of the Brazil environment to INPE (Instituto Nacional de Pesquisas Espaciais) and many Non-governmental organizations (NGO). This system is composed of a large number of Data Collection Plataforms (DCP), in charge of sending local data signals to satellites. Then the satellites automatically redirect each signal to reception centers located at INPE. Nowadays the SBCDA has been operating under the control of three satellites. It is important to mention that two of these satellites have already expired their life span around ten years ago. A strategy to keep the SBCDA operational is to develop a low cost satellite that involves Brazilian Universities and Public Institutions. This graduation work aims to design and simulate a signal conditioning module that enables the collection of a satellite status data, and then sending it to an onboard computer. KEYWORDS: Brazilian system of environmental data collection (SBCDA), university satellite, ITASAT. LISTA DE FIGURAS Figura 1 - Fluxo de dados do SBCDA. Fonte: WIKIPEDIA e CBERS/INPE ......................... 12 Figura 2 – Ilustração da parte externa do ITASAT-1. Fonte: ITASAT ................................... 14 Figura 3 – Subsistemas principais do ITASAT-1 ..................................................................... 15 Figura 4 - Comunicação do TMTC com estação solo .............................................................. 16 Figura 5 - Desenho artístico do CBERS-3 (a) e ITASAT-1 (b). Fonte: CBERS/INPE e............. ITASAT .................................................................................................................................... 17 Figura 6 - Funcionamento do subsistema EPS. Fonte: Dreamstime ........................................ 18 Figura 7 - Diagrama em blocos do experimento DCS.............................................................. 19 Figura 8 - Imagem ilustrativa do funcionamento do experimento Fox-ISL. Fonte: ITASAT . 20 Figura 9 - Imagem ilustrativa de um dispositivo MEMS (a) e do campo magnético terrestre..... (b). Fonte: Christian-Albrechts-Universität zu Kiel e Dreamstime .......................................... 20 Figura 10 - Ilustração de um HEAT PIPE. Fonte: Tom´s hardware......................................... 21 Figura 11 - Módulos do ACDH ................................................................................................ 22 Figura 12 - Interface do Módulo IO ......................................................................................... 25 Figura 13 - Diagrama em blocos do canal analógico de tensão ............................................... 26 Figura 14 - Esquemático do Módulo IO: Canal analógico de tensão ....................................... 26 Figura 15 - Circuito MUX analógico ADG1606 ...................................................................... 27 Figura 16 - Circuito do amplificador de instrumentação AD8226 ........................................... 28 Figura 17 - Circuito do conversor AD AD7854 ....................................................................... 29 Figura 18 - Circuito interface de tensão ................................................................................... 30 Figura 19 - Circuito buffer tri-state SN74ALVC164245 ......................................................... 31 Figura 20 - Divisor de tensão do barramento de alimentação .................................................. 32 Figura 21 - Diagrama em blocos do canal analógico de corrente ............................................ 33 Figura 22 - Diagrama em blocos do canal analógico de temperatura ...................................... 33 Figura 23 - Alcance de tensão elétrica no circuito de canal analógico de corrente .................. 35 Figura 24 - Circuito de aquisição do canal analógico de corrente............................................ 36 Figura 25 - Circuito de aquisição do canal analógico de temperatura...................................... 37 Figura 26 - Gráfico do termistor: resistência x temperatura ..................................................... 37 Figura 27 - Gráfico da precisão do termistor para Rref = 20kohm .......................................... 38 Figura 28 - Prévia de estudo térmico do ITASAT-1. Fonte: ITASAT ..................................... 38 Figura 29 - Gráfico da precisão do termistor para Rref = 5kohm ............................................ 39 Figura 30 - Gráfico da potência dissipada pelo circuito de aquisição de temperatura ............. 39 Figura 31 - Circuito dos canais de teste: corrente e tensão ...................................................... 40 Figura 32 - Circuito dos canais de teste: temperatura .............................................................. 40 Figura 33 - Circuito de canal bi-level ....................................................................................... 41 Figura 34 - Circuito do canal de comando ............................................................................... 42 Figura 35 - Circuito relé de comando da PCDU ...................................................................... 43 Figura 36 – Circuito do canal SSCAM ..................................................................................... 44 Figura 37 - Circuito do canal magnetotorquer ......................................................................... 45 Figura 38 - Diagrama em blocos do circuito de simulação dos canais analógicos .................. 46 Figura 39 - Saída do gerador de ruídos para tensão de referência = 0V .................................. 47 Figura 40 - Sinais do canal analógico de tensão antes e após o amplificador diferencial ........ 48 Figura 41 - Gráfico das tensões de saída nos amplificadores do canal de corrente ................. 50 Figura 42 - Circuito de simulação do amplificador de instrumentação .................................... 51 Figura 43 - Saída e ganho do amplificador de instrumentação: a) ganho = 2,5; b) ganho = 2,0; c) ganho = 1,5; d) ganho = 1,19 ................................................................................................ 52 Figura 44 - Circuito de simulação do amplificador diferencial ................................................ 53 Figura 45 - Sinais de simulação do amplificador diferencial: a) ganho; b) entrada ................. 54 Figura 46 - Circuito de simulação do canal analógico de tensão ............................................. 63 Figura 47 - Circuito de simulação do canal analógico de temperatura .................................... 64 Figura 48 - Circuito de simulação do canal analógico de corrente .......................................... 65 LISTA DE TABELAS Tabela 1 - Cálculo de resistência shunt mínima para canal analógico de corrente .................. 35 Tabela 2 - Valores mínimo e máximo da resistência shunt do canal analógico de corrente .... 36 Tabela 3 - Valores dos canais analógicos de teste .................................................................... 41 Tabela 4 - Sinais de entrada e saída durante simulação dos canais analógicos de tensão ........ 47 Tabela 5 - Sinais de entrada e saída durante simulação dos canais analógicos de........................ cccccccccctemperatura ............................................................................................................. 49 Tabela 6 - Valores reais e simulados do canal de corrente ....................................................... 50 Tabela 7 - Valores ideais e simulados dos amplificadores do canal analógico de corrente ..... 51 SUMÁRIO 1 INTRODUÇÃO ........................................................................................ 12 1.1 Motivação .................................................................................................. 13 1.2 Objetivo ..................................................................................................... 13 2 SATÉLITE ................................................................................................ 14 2.1 Descrição do satélite .................................................................................. 14 2.2 Arquitetura do satélite ............................................................................... 15 2.2.1 TMTC ........................................................................................................ 16 2.2.2 EPS ............................................................................................................ 17 2.2.3 Payload ...................................................................................................... 19 2.2.4 ACDH ........................................................................................................ 21 3 PROJETO DO MÓDULO IO ................................................................... 24 3.1 Canal analógico de tensão ......................................................................... 25 3.1.1 MUX Analógico ........................................................................................ 27 3.1.2 Amplificador de instrumentação ............................................................... 28 3.1.3 Conversor AD ........................................................................................... 28 3.1.4 Interface de tensão ..................................................................................... 30 3.1.5 Buffer tri-state ........................................................................................... 31 3.1.6 Divisor de tensão ....................................................................................... 32 3.2 Canal analógico de corrente e temperatura ............................................... 33 3.2.1 Aquisição do canal analógico de corrente ................................................. 34 3.2.2 Aquisição do canal analógico de temperatura ........................................... 37 3.2.3 Canais de teste ........................................................................................... 40 3.3 Canal bi-level ............................................................................................. 41 3.4 Canal de comando ..................................................................................... 42 3.5 Canal SSCAM ........................................................................................... 43 3.5.1 Canal magnetotorquer ............................................................................... 44 4 SIMULAÇÕES ......................................................................................... 46 4.1 Simulação do canal analógico de tensão ................................................... 46 4.2 Simulação do canal analógico de temperatura .......................................... 48 4.3 Simulação do canal analógico de corrente ................................................ 49 4.4 Simulação do amplificador de instrumentação ......................................... 51 4.5 Simulação do amplificador diferencial ..................................................... 53 5 CONCLUSÃO .......................................................................................... 55 REFERÊNCIAS ........................................................................................................... 56 BIBLIOGRAFIA CONSULTADA .............................................................................. 59 GLOSSÁRIO ................................................................................................................ 61 APÊNDICE A – Circuitos de simulação dos canais analógicos .................................. 63 12 1 INTRODUÇÃO A utilização de satélites espaciais tem contribuído significativamente para o monitoramento de grandes áreas de difícil acesso onde a coleta de dados é prejudicada. Isso ocorre, pois os satélites permitem um monitoramento privilegiado por conseguir visualizar a Terra como um todo. Algumas atividades seriam dificilmente realizadas sem o auxílio deste recurso, tais como: monitoramento de regiões agrícolas, levantamento de dados ambientais, mapeamento de distúrbios climáticos, comunicações de longa distância, entre outros (AEB, 2012). Um dos programas brasileiros que se utiliza de satélites é o Sistema Brasileiro de Coleta de Dados Ambientais (SBCDA). Este programa teve início com o lançamento do Satélite de Coleta de Dados-1 (SCD-1) em 1993. Posteriormente teve ajuda de mais outros satélites com o lançamento do SCD-2 em 1998, Satélite Sino-Brasileiro de Recursos Terrestres-1 (CBERS- 1) em 1999, CBERS-2 em 2003 e CBERS-2B em 2007. (AEB, 2012) O SBCDA consiste no uso conjunto de três segmentos: as Plataformas de Coleta de Dados (PCD´s), os satélites, e as estações terrenas de recepção e processamento dos dados. Enquanto as PCD´s realizam a aquisição de dados, os satélites são responsáveis por coletar estes dados das plataformas e enviá-los às estações terrenas de recepção para processamento das informações. A Figura 1 mostra o fluxo de dados operacionais do SBCDA. Figura 1 - Fluxo de dados do SBCDA. Fonte: Wikipedia e CBERS/INPE 13 As discussões em torno da continuidade do SBCDA limitam-se à reposição do segmento espacial, uma vez que somente os satélites SCD-1, SCD-2 e CBERS-2B encontram- se ativos. Porém, os SCD´s estão em fase de sobrevida com elevada possibilidade de ocorrência de falha. Assim, “um dos esforços da AEB e do INPE, em conjunto com o ITA e outras universidades brasileiras, refere-se ao desenvolvimento de um satélite universitário denominado ITASAT.” (YAMAGUTI; ORLANDO; PEREIRA, 2009) 1.1 Motivação O ambiente espacial encontra-se afastado do cotidiano brasileiro, omitindo da sociedade a dependência quanto a essa tecnologia. A divulgação deste assunto é uma forma de esclarecer as vantagens e dificuldades dos projetos espaciais, bem como uma justificativa pela demanda de investimentos no setor. 1.2 Objetivo A proposta deste trabalho visa o projeto e simulação de um módulo condicionador de sinais (módulo IO), responsável por aquisitar dados de monitoramento do satélite como tensão elétrica, corrente, temperatura, entre outros; e convertê-los em uma linguagem digital passível de ser interpretado pelo módulo da CPU. O trabalho é dividido em quatro partes: O capítulo 2 aborda a concepção do satélite, introduzindo conceitos e nomenclaturas utilizadas ao longo do estudo; O capítulo 3 descreve o projeto do módulo IO, abordando as restrições de cada interface; O capítulo 4 trata das simulações e análises do projeto. O capítulo 5 encerra o trabalho com as conclusões do estudo e possibilidades de trabalhos futuros. 14 2 SATÉLITE Todas as especificações técnicas descritas neste capítulo foram redigidas com base nos documentos Mission Description Document v4.3 e Design & Construction Specification v4.0. Tais documentos consistem de uma compilação de informações adquiridas desde o início do projeto ITASAT-1. 2.1 Descrição do satélite O ITASAT-1 consiste de um cubo de aproximadamente 600mm de aresta, com uma aproximada de 90kg. Todas as faces possuem células solares, porém as laterais são as responsáveis por gerarem energia quando a atitude estiver corrigida. Entende-se por atitude, a orientação espacial do satélite. A face superior apresenta antenas enquanto a face inferior apresenta o anel de acoplamento ao foguete laçador. Figura 2 – Ilustração da parte externa do ITASAT-1. Fonte: ITASAT A órbita será circular heliossíncrona, na qual é caracterizada por apresentar a mesma orientação espacial do ponto de vista do sol. Isto significa que durante os 365 dias do ano, o 15 satélite apresentará as faces laterais orientadas para o sol. Sua orientação espacial deverá ser rotacional no eixo Z, e a altitude deverá ser entre 400km e 600km. O satélite deve apresentar tolerância a falhas simples, e para atingir este quesito serão utilizadas algumas estratégias como redundância de componentes, upload de algoritmos, correção de dados e técnicas de FDIR (Failure Detection, Isolation and Recovery). 2.2 Arquitetura do satélite A arquitetura do satélite compreende quatro subsistemas principais: Figura 3 – Subsistemas principais do ITASAT-1 • TeleMetries & TeleCommands (TMTC): responsável pela comunicação entre satélite e estação solo; • Electrical Power Supply (EPS): responsável pelo fornecimento e gerenciamento de energia elétrica; • Payload: equipamentos com a finalidade de realizar a aquisição e processamento de dados científicos; • Attitude Control and Data Handling (ACDH): responsável pelo monitoramento e controle do satélite; Uma visão detalhada de cada bloco será dada a seguir. 16 2.2.1 TMTC O subsistema TMTC é a porta de entrada para o satélite. Ele permite com que os telecomandos (dados vindos da estação solo) sejam devidamente entregues ao computador de bordo, e também com que as telemetrias (dados provenientes do satélite) sejam transmitidas. Este subsistema é composto basicamente por dois transceivers (onde o transmitter e o receiver são independentes) e duas antenas de banda S. Entre as variadas funções estão: • Recepção e demodulação de telecomandos provenientes da estação solo; • Transmissão de telecomandos demodulados ao módulo de comunicação dentro do ACDH; • Recepção de telemetrias provenientes do módulo de comunicação dentro do ACDH; • Modulação e transmissão à estação solo, das telemetrias recebidas. Nota-se aqui que o TMTC não faz nenhuma interpretação do telecomando ou telemetria recebido, apenas o transporte. A comunicação com a estação solo é realizada em banda S, na faixa entre 2,0GHz e 2,3GHz, onde transmitter e receiver operam em faixas diferentes dentro destes limites. Figura 4 - Comunicação do TMTC com estação solo A redundância hot standby é praticada nos receivers, de modo que nenhum telecomando passe despercebido caso haja uma falha simples no TMTC. Trata-se de um requisito 17 operacional, onde a estação solo detém o controle de reiniciar o satélite quando verificado que o mesmo encontra-se em falha. Nos trasmitters a redundância cold standby garante a preservação de vida útil da unidade redundante, além da economia de energia (enquanto um receiver apresenta potência de pico de 2W, um transmitter apresenta potência de pico de 10W). 2.2.2 EPS O EPS (Electrical Power Supply) é o subsistema responsável por produzir, condicionar e fornecer energia elétrica a todos os equipamentos do satélite. Pode ser dividido em três partes principais: painel solar, bateria e Power Control and Distribution Unit (PCDU). 2.2.2.1 Painel solar O painel solar consiste em um arranjo de células solares com o intuito de converter a radiação solar em energia elétrica. Diferente de alguns satélites como o CBERS (figura 5a) o ITASAT-1 apresenta painéis solares acoplado às suas laterais (figura 5b). Figura 5 - Desenho artístico do CBERS-3 (a) e ITASAT-1 (b). Fonte: CBERS/INPE e ITASAT 2.2.2.2 Bateria Responsável por armazenar o excedente de energia elétrica produzida durante a fase de iluminação, para então prover alimentação elétrica durante o período de eclipse. 18 2.2.2.3 PCDU O PCDU (Power Control and Distribution Unit) é a unidade responsável por gerenciar o condicionamento de energia elétrica. Entre suas funções estão: • Condicionamento da energia elétrica produzida pelos painéis solares para as linhas de transmissão; • Condicionamento do excedente da energia elétrica produzida para o devido armazenamento na bateria; • Condicionamento da energia elétrica da bateria para as linhas de transmissão; • Transmissão da energia elétrica produzida e armazenada para os equipamentos autorizados; Como mencionado acima, a PCDU possui a função de chavear a alimentação elétrica de determinado equipamento para ligado/desligado quando solicitado. Figura 6 - Funcionamento do subsistema EPS. Fonte: Dreamstime 19 Esta solicitação é proveniente de dois caminhos: telecomando direto (uma instrução da estação solo entregue pelo módulo de comunicação dentro do ACDH) ou um comando processado (uma instrução gerada pela unidade central de processamento do ACDH). Assim, o controle de redundância dos equipamentos é realizado pela PCDU, mediante o recebimento dos comandos de chaveamento. O barramento de alimentação fornecido pela PCDU será constituído de uma tensão não regulada entre 22V e 34V. 2.2.3 Payload Payload (ou também chamado de carga útil) são os equipamentos científicos a que se destina o uso em satélites. No caso do ITASAT-1 há quatro equipamentos científicos: • Digital Data Collection Subsystem (DCS digital); • Inter Satellite Link (ISL ou Fox/ISL); • Micro Electrical Mechanical System (MEMS); • Heat pipe; 2.2.3.1 DCS digital O DCS digital é o equipamento que permite a integração do ITASAT-1 ao SBCDA. Ou seja, é o equipamento responsável por receber os dados das PCD´s espalhadas pela Terra na freqüência UHF de 401MHz, e transmití-las à estação solo na banda S a uma freqüência de 2,2GHz. Trata-se de um transceiver digital que também conta com quatro antenas UHF e duas antenas na banda S. Toda demodulação, filtragem, ampliação e modulação do sinal é feita internamente no próprio DCS, tornando-o independente do subsistema TMTC. Figura 7 - Diagrama em blocos do experimento DCS. 20 2.2.3.2 Fox/ISL O ISL (Inter Satellite Link) consiste em um experimento germânico-brasileiro com a intenção de realizar uma comunicação cruzada entre o microsatélite ITASAT-1 e o nanosatélite da instituição TU Berlim. Serão trocadas informações bidirecionais a diferentes distâncias entre os satélites, com o intuito de estudar sua viabilidade em projetos futuros. Figura 8 - Imagem ilustrativa do funcionamento do experimento Fox-ISL. Fonte: ITASAT 2.2.3.3 MEMS O MEMS (Micro Electrical Mechanical System) consiste de um experimento para uma alternativa aos sensores do Attitude Control Subsystem (ACS). Seu objetivo é estudar em ambiente espacial um dispositivo que possibilite realizar leituras da atitude do satélite. Esses dados farão parte das telemetrias enviadas à estação solo, para posterior estudo comparativo entre a atitude medida pelo MEMS e a medida pelos sensores do ACS. Figura 9 - Imagem ilustrativa de um dispositivo MEMS (a) e do campo magnético terrestre (b). Fonte: Christian- Albrechts-Universität zu Kiel e Dreamstime 2.2.3.4 Heat Pipe O Heat Pipe (ou também chamado de tubo de calor) consiste de um dispositivo passivo na forma de um tubo fechado com um líquido de alta condutibilidade térmica no interior. 21 Trata-se de um experimento desenvolvido pelo INPE como alternativa aos atuais heat pipes utilizados no mercado. A função do heat pipe consiste em uma distribuição de calor ao longo de seu eixo, facilitando a dissipação de calor e diminuindo os extremos de temperatura. A tecnologia do heat pipe já se encontra distribuída em fornos industriais para a distribuição uniforme de calor, mas esta iniciativa só ocorreu com a aplicação em uso espacial. Figura 10 - Ilustração de um HEAT PIPE. Fonte: Tom´s hardware O experimento do heat pipe também conta com termistores acoplados em seu exterior, com a finalidade de enviar dados científicos da temperatura e de seu funcionamento ao segmento solo. 2.2.4 ACDH O subsistema ACDH (Attitude Control and Data Handling), ou computador de bordo, é o mantenedor do satélite. Ou seja, é responsável por monitorar e gerenciar o estado de funcionamento do satélite, freqüentemente trocando informações com a estação solo. Para isso ele realiza a aquisição e/ou interpretação dos dados produzidos e recebidos, além de enviar comandos para os atuadores internos do satélite. Os dados interpretados podem ser divididos em duas classes: • Dados de housekeeping • Dados científicos 22 Os dados de housekeeping são dados contendo informações sobre o estado do satélite. Temperatura, tensão elétrica, consumo de potência, log de erros, entre outros, se encaixam como dados de housekeeping. Já os dados científicos dizem respeito às informações fornecidas pelos equipamentos experimentais, ou não essenciais ao monitoramento do funcionamento do satélite. Exemplos: fotos da superfície terrestre, temperatura dos oceanos, radiação terrestre, dentre outros. Assim, é possível afirmar que nem todos os dados científicos são interpretados pelo computador de bordo. Conforme ilustrado na Figura 11, o ACDH pode ser dividido em três módulos: • Módulo da Central Processing Unit (CPU): módulo central de processamento do satélite; • Módulo de comunicação: realiza a interface entre o módulo da CPU e o TMTC; • Módulo Input/Output (IO): realiza a interface entre o módulo da CPU e os canais de aquisição e envio de dados. Figura 11 - Módulos do ACDH 23 2.2.4.1 Módulo da CPU Composto principalmente pelo processador central e pelas memórias, este módulo é responsável pela interpretação de dados, e tomada de decisões. Este módulo mantém comunicação com o módulo de comunicação, módulo IO, PCDU e PAYLOADS. 2.2.4.2 Módulo de Comunicação Composto por um processador de menor porte, este módulo realiza a interface com o subsistema TMTC, o módulo da CPU e a PCDU. Sua função é a codificação e decodificação das telemetrias e telecomandos, respectivamente. Ele também é o responsável por transmitir os “telecomandos diretos” ao Módulo Gerenciador de Redundância e à PCDU. “Telecomandos diretos” são comandos da estação solo com a finalidade de chaveamento de alimentação, reinício ou reconfiguração do satélite. São chamados diretos, pois não requerem um processamento pelo módulo da CPU, podendo ser encaminhados diretamente ao Módulo Gerenciador de Redundância (atuando na reconfiguração do módulo da CPU), ou à PCDU (atuando na reconfiguração do satélite). Os telecomandos diretos consistem em uma manobra de urgência, quando é verificado que o satélite apresenta falha. 2.2.4.3 Módulo IO O módulo IO é responsável por fazer a interface entre o módulo da CPU e os canais de housekeeping e ACS. Os canais de housekeeping permitem o controle e a leitura de dados vitais para o gerenciamento do estado do satélite. Os canais de ACS são responsáveis pela comunicação com os sensores e atuadores do controle de atitude. 24 3 PROJETO DO MÓDULO IO Como mencionado no capítulo anterior, o módulo IO é responsável por realizar a comunicação dos canais de housekeeping e ACS com o módulo da CPU. Os canais de housekeeping são divididos em cinco classes conforme a natureza dos dados: • Canal analógico de tensão: responsável por aquisitar o nível de tensão, principalmente no barramento de alimentação dos equipamentos. • Canal analógico de corrente: responsável por aquisitar o nível de corrente no barramento de alimentação dos equipamentos. • Canal analógico de temperatura: responsável por aquisitar a temperatura em pontos estratégicos do satélite. • Canal bi-level: responsável por aquisitar o status on/off dos equipamentos. • Canal de comando: responsável por enviar comandos on/off à PCDU referente ao chaveamento de energia dos equipamentos. Já os canais de ACS são divididos em duas classes: • Canal SSCAM: responsável pela leitura da posição do sol e do campo magnético externo ao satélite. *SSCAM = Sensor Signal Conditioning and Acquisition Module; • Canal magnetotorquer: responsável por enviar comandos às bobinas magnéticas. Cada canal apresenta sua particularidade quanto ao tipo de sinal aquisitado, devendo ser condicionado a um formato que o módulo da CPU possa interpretar. A interface disponível para realizar a comunicação entre o módulo IO e o módulo da CPU ocorre em lógica CMOS de 3,3V, por meio de: • barramento de endereço; • barramento de dados; • pinos de “enable”; • Pinos seriais no protocolo SPI (somente canal SSCAM). Assim, a Figura 12 ilustra as interfaces que cercam o módulo IO: 25 Figura 12 - Interface do Módulo IO Devido ao ambiente espacial se mostrar agressivo no aspecto térmico, foi estabelecido que todos os componentes eletrônicos deveriam ser tolerantes a faixa de temperatura entre -40°C e 125°C. 3.1 Canal analógico de tensão O exemplo da Figura 13 refere-se a uma aquisição da tensão no barramento de alimentação de um equipamento qualquer. Por se tratar de uma alimentação maior que 4,1V, um divisor de tensão é aplicado com o intuito de permitir o entendimento do sinal pelo amplificador de instrumentação. Um MUX analógico seleciona os canais e encaminha ao amplificador de instrumentação, que retira os ruídos adquiridos durante o transporte do canal, além de referenciar o sinal ao GND do módulo IO. O sinal analógico é convertido em sinal digital de 12bits pelo conversor AD, e encaminhado ao buffer tri-state. Quando autorizado, o buffer sai de seu estado de alta impedância e fornece o sinal digital ao barramento de dados do módulo da CPU. 26 Figura 13 - Diagrama em blocos do canal analógico de tensão No esquemático a seguir, pode-se visualizar os circuitos do módulo IO correspondentes aos blocos da Figura 13. 5V C30 0.1uF 5V C53 0.1uF R16 2M 5V C37 0.1uF 5V C35 0.1uF C34 0.1uF C33 0.1uF C32 0.1uF C31 0.1uF C29 10uF R17 100k C38 0.1uF DGND 8 1 2 3 4 5 6 7-IN +Vs -Vs Vout +IN REF RG RG U18 AD8226 12 1 27 S119 S220 S321 S422 S523 S624 S725 S826 S911 S1010 S119 S128 S137 S146 S155 S164 OUT 28 EN 18 A0 17 A1 16 A2 15 A3 14 Vcc Vee GND NC 2 NC 3 NC 13 U16 ADG1606 12 1 27 S119 S220 S321 S422 S523 S624 S725 S826 S911 S1010 S119 S128 S137 S146 S155 S164 OUT 28 EN 18 A0 17 A1 16 A2 15 A3 14 Vcc Vee GND NC 2 NC 3 NC 13 U23 ADG1606 CONVST1 WR2 RD3 CS4 5 6 7 8 CREF29 AIN(+)10 AIN(-)11 HBEN12 DB0 13 DB1 14 DB2 15 DB3 16 DB4 17 DB5 18 DB6 19 DB7 20 DB8 21 22 23 DB9 24 DB10 25 DB11 26 27 BUSY 28 CREF1 AVDD DVDD REF IN / REF OUT CLKIN AGND DGND U17 AD7854 1DIR1 1B12 1B23 GND4 1B35 1B46 VCCb7 1B58 1B69 GND10 1B711 1B812 2B113 2B214 GND15 2B316 2B417 18 2B519 2B620 21 2B722 2B823 2DIR24 2OE 25 2A8 262A7 27 28 2A6 292A5 30 VCCa 31 2A4 322A3 33 GND 34 2A2 352A1 361A8 371A7 38 GND 39 1A6 401A5 41 42 1A4 431A3 44 GND 45 1A2 461A1 47 1OE 48 VCCb VCCa GND GND U15 SN74ALVC164245 5V 3V3 C26 0.1uF C25 0.1uF DGND C27 0.1uF C28 0.1uF DGND CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 CPU(N)_IO(N)_Data_A10 CPU(N)_IO(N)_Data_A11 CPU(N)_IO(N)_Data_A12 CPU(N)_IO(N)_Enable(Y7) R19 20k R18 20k R34 20k 5V C51 0.1uF R21 20kR22 20k R23 20k DGND DGND CPU(N)_IO(N)_Enable(Y7) CPU(N)_IO(N)_Enable(Y7)-NOT CPU(N)_IO(N)_Address(A0) CPU(N)_IO(N)_Address(A1) CPU(N)_IO(N)_Address(A2) CPU(N)_IO(N)_Address(A3) CPU(N)_IO(N)_Address(A0) CPU(N)_IO(N)_Address(A1) CPU(N)_IO(N)_Address(A2) CPU(N)_IO(N)_Address(A3) CPU(N)_IO(N)_Address(A6) CPU(N)_IO(N)_Address(A7) CPU(N)_IO(N)_Address(A8) CPU(N)_IO(N)_Address(A7)_NOT CPU(N)_IO(N)_Address(A9) CPU(N)_IO(N)_Enable(Y7)-NOT GND 1OE1 1A12 1Y1 3 1A24 1Y2 5 1A36 1Y3 7 8 1Y4 91A410 2Y1 112A112 2Y2 132A214 2OE15 16 Vcc U21 SN54AHCT367 R28 20k R26 20k R24 20k R29 20k R27 20k R25 20k DCS_VO(N)_1V+ DCS_VO(N)_2V+ DCS_VO(N)_3V+ Backup1_VO(N)_V+ Backup2_VO(N)_V+ Backup3_VO(N)_V+ Backup4_VO(N)_V+ Backup5_VO(N)_V+ Backup6_VO(N)_V+ Backup7_VO(N)_V+ Backup8_VO(N)_V+ Backup9_VO(N)_V+ Backup10_VO(N)_V+ Backup11_VO(N)_V+ DCS_VO(N)_1V+ DCS_VO(N)_2V+ DCS_VO(N)_3V+ Backup1_VO(N)_V- Backup2_VO(N)_V- Backup3_VO(N)_V- Backup4_VO(N)_V- Backup5_VO(N)_V- Backup6_VO(N)_V- Backup7_VO(N)_V- Backup8_VO(N)_V- Backup9_VO(N)_V- Backup10_VO(N)_V- Backup11_VO(N)_V- CPU(N)_IO(N)_Address(A7)_NOT PCDU/Test_ch1(N)_V- PCDU/Test_ch2(N)_V- PCDU/Test_ch1(N)_V+ PCDU/Test_ch2(N)_V+ 4M H z C36 10uF AGND AGND AGND AGND AGND AGND AGND AGND AGND DGND AGND R20 225k Figura 14 - Esquemático do Módulo IO: Canal analógico de tensão Uma análise detalhada sobre o funcionamento de cada circuito será dada a seguir. 27 3.1.1 MUX Analógico 5V C29 0.1uF AGND AGND 12 1 27 S1 19 S220 S3 21 S422 S523 S624 S725 S826 S911 S10 10 S119 S12 8 S137 S14 6 S155 S164 OUT 28 EN 18 A0 17 A1 16 A2 15 A3 14 Vcc Vee GND NC 2 NC 3 NC 13 U16 ADG1606 CPU(N)_IO(N)_Enable(Y7) CPU(N)_IO(N)_Address(A0) CPU(N)_IO(N)_Address(A1) CPU(N)_IO(N)_Address(A2) CPU(N)_IO(N)_Address(A3) DCS_VO(N)_1V+ DCS_VO(N)_2V+ DCS_VO(N)_3V+ Backup1_VO(N)_V+ Backup2_VO(N)_V+ Backup3_VO(N)_V+ Backup4_VO(N)_V+ Backup5_VO(N)_V+ Backup6_VO(N)_V+ Backup7_VO(N)_V+ Backup8_VO(N)_V+ Backup9_VO(N)_V+ Backup10_VO(N)_V+ Backup11_VO(N)_V+ PCDU/Test_ch1(N)_V+ PCDU/Test_ch2(N)_V+ Figura 15 - Circuito MUX analógico ADG1606 O MUX analógico ADG1606 da Analog Devices representado na Figura 15 trabalha com uma tensão de entrada entre 0 a 5V. Apresenta 16 canais de entrada selecionáveis por quatro pinos de endereço e um pino de “enable”. A seleção do canal é feita diretamente pelo módulo da CPU, através do barramento de endereço. Do ponto de vista do sinal, o MUX analógico se comporta como uma resistência em série no valor máximo de 12,5 . Logo, a corrente elétrica fluindo pelo canal não pode ser elevada, para que não haja uma redução de tensão no sinal. O capacitor C29 acoplado entre o Vcc e o AGND possui a função de filtrar eventuais ruídos presentes na alimentação. Quando nenhum valor de capacitor for mencionado nos datasheets dos circuitos integrados, será utilizado um valor padrão de 0,1μF seguindo a orientação fornecida pelo application note da ANALOG DEVICES: “Decoupling Techniques”. 28 3.1.2 Amplificador de instrumentação Figura 16 - Circuito do amplificador de instrumentação AD8226 O amplificador de instrumentação AD8226 da Analog Devices apresenta ganho ajustável, realizado pela inserção de uma resistência entre os terminais 2 e 3 (RG), conforme a seguinte fórmula: Equação 1 (1) Este componente apresenta tensão de entrada limitada a 4,1V quando operando a uma temperatura ambiente de -40°C, e tensão de saída máxima é limitada em 4,9V. Estes valores foram considerados como sendo a tensão máxima aceitável pelo circuito. O ganho foi ajustado para 1,19 (ou à razão de 4,9/4,1), com a introdução de um resistor de 260k entre os terminais 2 e 3. Esta razão foi definida para aumentar o sinal de entrada à faixa de 0 a 5V, abrangendo assim todo o alcance do conversor AD. As entradas +IN e -IN aceitam uma corrente máxima de 35nA, tornando o sinal suscetível a interferências. O resistor R16 possui a função de drenar uma corrente máxima de 2,5μA em todo o canal analógico. Isso torna o sinal mais forte e resistente aos ruídos externos. O pino 6 (REF) possui a função de referenciar o sinal de saída a um valor de tensão aplicado em seu terminal. Logo, a saída é referenciada ao AGND do módulo IO. 3.1.3 Conversor AD O conversor analógico/digital AD7854 da Analog Devices responsável por transformar o sinal analógico em sinal digital de 12 bits, possui: dupla alimentação configurada em 5V, 3 pinos de referência ajustados em 5V, um pino de “clock” limitado a 4MHz, cinco pinos de 29 comando, 13 pinos de saída e uma entrada diferencial até 5V (em modo comum). Logo, a resolução LSB se traduz em 1,22mV. Figura 17 - Circuito do conversor AD AD7854 Este conversor possui cinco registradores internos: • Registrador de controle: permite a configuração do conversor. Possui 14bits, e o acesso é caracterizado como somente escrita; • Registrador de dados ADC: é o registrador que armazena o sinal digital convertido. Possui 12bits, e o acesso é caracterizado como somente leitura; • Registrador de status: fornece o status de configuração do conversor. Possui 16bits, e o acesso é caracterizado como somente leitura; • Registrador de teste: fornece dados de teste. Possui 14bits, e o acesso é caracterizado como somente leitura; • Registrador de calibração: permite realizar a calibração do ganho, offset e do capacitor interno DAC. Possui 16bits, e o acesso é caracterizado como leitura e escrita; 30 A entrada diferencial é composta da saída do amplificador de instrumentação e a referência AGND, aceitando uma corrente máxima de 1μA. O circuito RC no pino 10 (AIN+) possui duas funções: tornar o transporte do sinal mais resistente a interferências; e eliminar ruídos que o amplificador de instrumentação não tenha eliminado. A conversão do sinal ocorre pelo pulso em nível lógico baixo no pino 1 ( ). O pino de saída 28 (BUSY) permanece em nível lógico alto até o fim da conversão. A leitura do sinal digital é realizada pelo envio de nível lógico baixo nos pinos 3 ( ) e 4 ( ). O processo de escrita ocorre de forma análoga, enviando nível lógico baixo para os pinos 2 ( ) e 4 ( ). O pino 12 (HBEN) possui a função de interpretar os dados lidos ou escritos como byte alto, quando habilitado. Os pinos de comando e de saída obedecem à lógica em 5,0V, tornando incompatível a comunicação com o módulo da CPU, em lógica de 3,3V. O buffer tri-state escolhido permite fazer este translado de tensão na saída do conversor AD. Porém para os pinos de comando, houve a necessidade de adicionar um circuito para esse translado, denominado: Interface de Tensão. 3.1.4 Interface de tensão Figura 18 - Circuito interface de tensão O circuito da Figura 18 consiste no uso do buffer tri-state SN54AHCT367 da Texas Instruments operando em 5V, mas que aceita lógica digital de 3,3V na entrada. Assim, os 31 pinos de endereço do módulo da CPU, que correspondem aos pinos de comando, são transladados em lógica digital de 5V quando habilitados pelo pino de enable. Do contrário, a saída do buffer permanece em tri-state, porém com nível lógico alto nos pinos de comando devido aos resistores R3 a R8 (resistores de “pull-up”). Isso evita que os pinos de comando permaneçam em estado flutuante, podendo comprometer seu funcionamento. 3.1.5 Buffer tri-state CONVERSOR AD 1DIR1 1B12 1B23 GND4 1B35 1B46 VCCb7 1B58 1B69 GND10 1B711 1B812 2B113 2B214 GND15 2B316 2B417 18 2B519 2B620 21 2B722 2B823 2DIR24 2OE 25 2A8 262A7 27 28 2A6 292A5 30 VCCa 31 2A4 322A3 33 GND 34 2A2 352A1 361A8 371A7 38 GND 39 1A6 401A5 41 42 1A4 431A3 44 GND 45 1A2 461A1 47 1OE 48 VCCb VCCa GND GND U3 SN74ALVC164245 5V 3V3 C4 0.1uF C3 0.1uF DGND C5 0.1uF C6 0.1uF DGND CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 CPU(N)_IO(N)_Data_A10 CPU(N)_IO(N)_Data_A11 CPU(N)_IO(N)_Data_A12 CPU(N)_IO(N)_Enable(Y6)-NOT R13 20k R11 20k R9 20k R14 20k R12 20k R10 20k CPU(N)_IO(N)_Address(A7)_NOT Figura 19 - Circuito buffer tri-state SN74ALVC164245 O circuito do buffer tri-state SN74ALVC164245 da Texas Instruments acoplado entre o conversor AD e o barramento de dados do módulo da CPU possui duas funções: • Fornecer uma alta impedância no barramento de dados, quando qualquer canal analógico de tensão não for utilizado, tornando o barramento livre para outras operações; 32 • Realizar o translado de tensão entre o conversor AD (lógica em 5V) e o barramento de dados do módulo da CPU (lógica em 3,3V). O circuito integrado utilizado possui 16 canais bidirecionais de dados, permitindo a leitura e escrita de dados no conversor AD. Foram utilizados 13 canais, e os 3 canais restantes foram amarrados ao GND por um resistor de 20k . A alimentação é realizada por dupla fonte: 5V e 3,3V. Possui 4 pinos de comando separado em duas classes: 2 pinos de enable e 2 pinos de direção. O sinal de enable quando não habilitado faz com que os canais do buffer forneçam alta impedância na saída em ambos os lados; o sinal de direção orienta o sentido do fluxo de dados dos canais, sendo selecionado diretamente por um pino de endereço do módulo da CPU. 3.1.6 Divisor de tensão O divisor de tensão utilizado na aquisição do canal analógico deve permitir uma proporção regular entre o sinal medido e a tensão total. Esta proporção leva em consideração dois fatores referentes ao amplificador de instrumentação: a resistência paralela de 2M , e a tensão máxima de entrada limitada em 4,1V, conforme item 3.1.2. Valores pequenos de resistência tornam desprezível o efeito do resistor paralelo, porém ocasiona um desperdício de potência. Assim, uma regra utilizada para os barramentos de tensão foi considerar a corrente do divisor de tensão como 100 vezes maior que a corrente fluindo pelo resistor paralelo, conforme figura abaixo: Figura 20 - Divisor de tensão do barramento de alimentação Assim, o divisor de tensão consome uma potência máxima de 7,1mW. 33 3.2 Canal analógico de corrente e temperatura O circuito projetado para o canal analógico de corrente e de temperatura apresenta o mesmo circuito desenvolvido para o canal analógico de tensão, salvo alguns detalhes referentes à aquisição e quantidade de canais. Figura 21 - Diagrama em blocos do canal analógico de corrente Figura 22 - Diagrama em blocos do canal analógico de temperatura 34 Todos os canais analógicos (de corrente, tensão e temperatura) apresentam o mesmo processo de condicionamento de sinais: • Aquisição dos dados; • par de fios; • MUX analógico; • amplificador de instrumentação; • conversor AD; • buffer tri-state. À exceção do circuito de aquisição de dados, os demais circuitos foram projetados com os mesmos componentes e com a mesma lógica de funcionamento. Assim, somente uma abordagem sobre o circuito de aquisição de cada canal será dada a seguir. 3.2.1 Aquisição do canal analógico de corrente Como mostrado na Figura 21, a aferição da corrente é realizada pela leitura da tensão elétrica em cima do resistor shunt, acoplado em série ao barramento de alimentação. A queda de tensão neste resistor deve ser suficientemente pequena de modo a não interferir na tensão do barramento, porém maior que a rejeição em modo comum do amplificador. Foi utilizado o amplificador LMP8603 da National Semiconductor, e de acordo com o datasheet, a rejeição em modo comum apresenta 1mV, ou seja, uma entrada diferencial abaixo desse valor é interpretada como 0V. Logo, a menor medida de tensão elétrica foi definida como 5mV para efeito de segurança. O alcance de interesse do canal analógico de corrente foi definido entre: o maior valor de corrente considerando a potência de pico do equipamento, e o menor valor de corrente considerando metade da potência de pico. A tabela a seguir fornece o nome dos equipamentos a ter a corrente elétrica monitorada, e respectivos valores mínimos de resistência shunt. 35 Tabela 1 - Cálculo de resistência shunt mínima para canal analógico de corrente Utilizando estes valores mínimos de resistência e considerando o alcance de corrente, o amplificador diferencial lê uma queda de tensão entre 5mV e 15,5mV. Para a escolha da resistência shunt máxima, foi definido o valor de 20mV como entrada máxima do amplificador diferencial. Este amplificador diferencial apresenta um ganho fixo de 100, e assim entrega ao MUX analógico uma tensão entre 0,5V e 2V. Como o conversor AD interpreta valores até 5V, o ganho do amplificador de instrumentação foi ajustado para 2,5. Logo, o sinal lido pelo conversor AD possui uma tensão elétrica entre 1,25V e 5V. Figura 23 - Alcance de tensão elétrica no circuito de canal analógico de corrente 36 A Tabela 2 mostra os valores de resistência possíveis considerando o ganho fixo dos amplificadores, conforme Figura 23, e o máximo valor de entrada do conversor AD, de 5V. Tabela 2 - Valores mínimo e máximo da resistência shunt do canal analógico de corrente A Figura 24 abaixo ilustra o circuito de aquisição do canal analógico. 34V 12 H12 PCDU_TRANSMITTER(N) GND R46 40m 8 1 2 3 4 5 6 7 -IN Vs GND OUT +IN OFFSET A1 A2 U31 LMP8603 +5V GND GND C65 0.1uF C61 0.1uF PCDU/Transmitter(N)_I- PCDU/Transmitter(N)_I+ Figura 24 - Circuito de aquisição do canal analógico de corrente Este circuito é localizado fisicamente na PCDU, e o conector H12 representa o cabo de alimentação do equipamento. Como mencionado anteriormente, o amplificador diferencial possui uma ganho fixo de 100, porém é possível reduzir seu ganho pela inserção de uma 37 resistência ôhmica entre os pinos A1 e A2. A saída deste amplificador em conjunto com o sinal GND da PCDU constitui o par trançado entregue ao MUX analógico do módulo IO. 3.2.2 Aquisição do canal analógico de temperatura Conforme ilustrado na Figura 25, a aquisição do canal analógico de temperatura é realizada pela leitura da queda de tensão no termistor, em série com uma resistência RREF. Figura 25 - Circuito de aquisição do canal analógico de temperatura Foi utilizado o termistor NTC44903 da Measurement Specialties, e de acordo com o datasheet, o termistor selecionado possui uma temperatura de trabalho entre -55°C e 90°C, atingindo valores entre 289,2k a 275 , respectivamente, conforme a Figura 26. Figura 26 - Gráfico do termistor: resistência x temperatura Esta não linearidade variação da precisão. Esta p o conversor AD consegue i Figura 2 Segundo um estudo satélite apresentaria valore em modo normal após a fa do tempo. Figura 28 da resistência do termistor com a tempera precisão se traduz na quantidade de pontos de interpretar no intervalo de 1°C. 27 - Gráfico da precisão do termistor para Rref = 20koh térmico prévio realizado sobre o ITASAT es entre -10°C a 30°C. Este estudo considero ase de alinhamento, ou seja, uma situação ex - Prévia de estudo térmico do ITASAT-1. Fonte: ITAS 38 atura acarreta em uma e tensão diferentes que hm T-1, a temperatura do ou o satélite operando xistente na maior parte SAT Assim, foi definido temperatura próxima de 10 potência dissipada máxim termistores, essa potência s Figura 2 Figura 30 - Gráfic Logo, a faixa de tens 4,026V a 0,213V. Semelh instrumentação foi ajustada alcance do conversor AD. que a maior precisão dos termistores d 0°C, ocasionando em um valor da resistência ma de 4,74mW (a 90°C) por termistor. A e traduz em 0,2W (a 90°C) ou 0,095W (a 10° 29 - Gráfico da precisão do termistor para Rref = 5koh co da potência dissipada pelo circuito de aquisição de ão suportada pelos canais analógicos de temp hante ao canal analógico de tensão, o ganh a para 1,19 (ou à razão de 4,9/4,1), de modo 39 everia estar em uma a RREF de 5 k e uma Ao considerar os 42 °C). hm temperatura peratura passa a ser de ho do amplificador de o a contemplar todo o 40 3.2.3 Canais de teste Dos canais analógicos previstos, dois são específicos para teste. Estes canais servem como uma referência para os demais, uma vez que seus valores já são previamente conhecidos. O intuito é confrontar o valor medido com o valor conhecido em busca de qualquer variação durante o processo de condicionamento de sinal. Figura 31 - Circuito dos canais de teste: corrente e tensão Na Figura 31 estão ilustrados quatro canais de teste: dois de tensão e dois de corrente. Na Figura 32, o circuito mostrado refere-se aos dois canais teste de temperatura. Figura 32 - Circuito dos canais de teste: temperatura Os valores dos canais de teste se encontram na Tabela 3 abaixo. 41 Tabela 3 - Valores dos canais analógicos de teste Os valores apresentados se referem à leitura de tensão elétrica no momento da aquisição do canal. 3.3 Canal bi-level O canal bilevel é responsável por realizar a aquisição de sinais digitais referente ao status de funcionamento de determinado equipamento. O sinal digital de entrada proveniente dos equipamentos obedecem a lógica digital de 5V, onde: • VIN < 0,8V: lógica 0 (zero); • VIN > 3,0V: lógica 1 (um); • 0,8V < VIN < 3,0V: lógica X (don´t care) Figura 33 - Circuito de canal bi-level CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 CPU(N)_IO(N)_Enable(Y1)-NOT DGND DGND 3V3 C48 0.1uF P C D U _I O (N )_ C he ck M E M S O N /O F F + P C D U _I O (N )_ C he ck F ox /I S L O N /O F F + P C D U _I O (N )_ C he ck D C S O N /O F F + P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p1 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p2 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p3 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p4 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p5 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p6 P C D U _I O (N )_ C he ck O N /O F F + _b ac ku p7 C51 0.1uF C55 0.1uF C57 0.1uF C59 0.1uF C50 0.1uF C54 0.1uF C56 0.1uF C58 0.1uF C49 0.1uF C53 0.1uF DGND GND OE11 A02 A13 A24 A35 A46 A57 A68 A79 A810 A911 12 OE2 13 Y9 14Y8 15Y7 16Y6 17Y5 18Y4 19Y3 20Y2 21Y1 22Y0 23 24 Vcc U25 74LVC827 42 O circuito utilizado corresponde ao buffer tri-state 74LVC827 da NXP Semiconductor de 10 bits operando na lógica digital de 3,3V, logo, compatível com o barramento de dados do módulo da CPU. Porém na entrada, este circuito possui a vantagem de tolerar sinais até 5V. Embora o circuito interprete sinais acima de 2V como lógica 1, foi definido o valor de 3,0V com o intuito de dar uma margem de segurança para eventuais ruídos no canal. Os pinos e (output enable) correspondem à habilitação do sinal de saída. 3.4 Canal de comando O canal de comando é responsável por enviar um sinal digital à PCDU, autorizando ou não a alimentação de determinado equipamento. CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 IO(N)_PCDU_MEMS ON IO(N)_PCDU_Fox/ISL ON IO(N)_PCDU_DCS ON IO(N)_PCDU_MEMS OFF IO(N)_PCDU_Fox/ISL OFF IO(N)_PCDU_DCS OFF IO(N)_SWITCH_backup1 IO(N)_SWITCH_backup2 IO(N)_SWITCH_backup3 IO(N)_SWITCH_backup4 5V C60 0.1uF C59 0.1uF DGND C61 0.1uF C62 0.1uF 1OE 1 1Q1 2 1Q2 3 GND 4 1Q3 5 1Q4 6 VCC 7 1Q5 8 1Q6 9 GND10 1Q7 11 1Q8 12 2Q1 13 2Q2 14 GND 15 2Q3 16 2Q4 17 18 2Q5 19 2Q6 20 21 2Q7 22 2Q8 23 2OE24 2C 25 2D8 26 2D727 28 2D6 29 2D5 30 VCC 31 2D432 2D3 33 GND 34 2D2 35 2D136 1D8 37 1D7 38 GND 39 1D640 1D5 41 42 1D4 43 1D344 GND 45 1D2 46 1D1 47 1C 48 VCC VCC GND GND U29 SN54ACT16373 DGND R55 20k R53 20k R51 20k R56 20k R54 20k R52 20k R49 20k R47 20k R50 20k R48 20k R45 20k R46 20k CPU(N)_IO(N)_Enable(Y0) Figura 34 - Circuito do canal de comando 43 O circuito acima consiste no uso do latch tri-state SN54ACT16373 da Texas Instruments de 16 bits, onde apenas 10 entradas/saída são utilizadas como canal de comando. O circuito fornece lógica 5V na saída, necessário a PCDU, porém aceita lógica 3,3V na entrada, tornando-o compatível com o barramento de dados do módulo da CPU. Os pinos e (output enable) foram aterrados, evitando que a saída forneça uma alta impedância. Os pinos 1C e 2C correspondem ao latch enable, onde os dados de entradas são gravados na saída. A Figura 35 abaixo representa um circuito da PCDU que recebe os sinais de comandos do módulo IO. Figura 35 - Circuito relé de comando da PCDU O sinal de comando, enviado pelo módulo IO, chega a uma placa da PCDU acionando um driver de corrente por um transistor MOSFET, e permitindo a energização do relé. O relé AZ8 da American Zettler Inc. em questão opera com uma tensão de 5V, e seus contatos permitem uma corrente elétrica de 1A a 50V, suficiente para chavear o barramento de alimentação. 3.5 Canal SSCAM O canal SSCAM é o responsável por transmitir o sinal digital aquisitado pelos sensores solares e pelos magnetômetros. Estes sinais são convertidos em sinal serial digital por um condicionador de sinais dedicado, fora do módulo IO. Alguns sinais de comando são necessários para o funcionamento deste condicionador de sinais. 44 Figura 36 – Circuito do canal SSCAM Assim, o canal SSCAM é composto de uma interface SPI para a comunicação serial dos dados de leitura, e uma interface paralela que correspondem a sinais de comandos. Dentro do módulo IO, a interface SPI traduz-se em um bypass, pois o módulo da CPU possui uma interface SPI dedicada à leitura dos dados ACS. Os sinais de controle são enviados através do latch tri-state 74LVC841 da NXP Semiconductor de 10 bits operando em lógica digital de 3,3V. O pino (output enable) é aterrado para evitar a saída em alta impedância, e o armazenamento do latch é realizado pela habilitação em nível lógico baixo no pino (latch enable). 3.5.1 Canal magnetotorquer Os magnetotorquers consistem de uma bobina de raio pouco menor que a aresta do satélite. Sua função é gerar um torque de rotação pela interação do campo magnético da bobina com o campo magnético terrestre. Existem seis magnetotorquers, divididos em nominal e redundante, e abrangendo os três eixos do satélite. O canal magnetotorquer é o responsável por enviar sinais de comando aos drivers aos magnetotorquer, controlando seu funcionamento conforme o algoritmo computacional de atitude presente no módulo da CPU. 45 GND OE1 D02 D13 D24 D35 D46 D57 D68 D79 D810 D911 12 LE 13 Q9 14Q8 15Q7 16Q6 17Q5 18Q4 19Q3 20Q2 21Q1 22Q0 23 24 Vcc U25 74LVC841 CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 CPU(N)_IO(N)_Enable(Y2)-NOTDGND DGND 3V3C55 0.1uF IO(N)_MTQD1(N)_#BobD IO(N)_MTQD1(N)_#BobR IO(N)_MTQD1(N)_N/#R IO(N)_MTQD1(N)_#Enable IO(N)_Control_backup1 IO(N)_Control_backup2 IO(N)_MTQD2(N)_#BobD IO(N)_MTQD2(N)_#BobD IO(N)_MTQD2(N)_#BobD IO(N)_MTQD2(N)_#BobD GND OE1 D02 D13 D24 D35 D46 D57 D68 D79 D810 D911 12 LE 13 Q9 14Q8 15Q7 16Q6 17Q5 18Q4 19Q3 20Q2 21Q1 22Q0 23 24 Vcc U27 74LVC841 CPU(N)_IO(N)_Data_A0 CPU(N)_IO(N)_Data_A1 CPU(N)_IO(N)_Data_A3 CPU(N)_IO(N)_Data_A4 CPU(N)_IO(N)_Data_A2 CPU(N)_IO(N)_Data_A5 CPU(N)_IO(N)_Data_A6 CPU(N)_IO(N)_Data_A7 CPU(N)_IO(N)_Data_A8 CPU(N)_IO(N)_Data_A9 CPU(N)_IO(N)_Enable(Y3)-NOTDGND DGND 3V3C57 0.1uF IO(N)_MTQD3(N)_#BobD IO(N)_MTQD3(N)_#BobR IO(N)_MTQD3(N)_N/#R IO(N)_MTQD3(N)_#Enable IO(N)_Control_backup3 IO(N)_Control_backup4 IO(N)_Control_backup5 IO(N)_Control_backup6 IO(N)_Control_backup7 IO(N)_Control_backup8 Figura 37 - Circuito do canal magnetotorquer A interface é realizada através do latch tri-state 74LVC841 da NXP Semiconductor de 10 bits operando em lógica digital de 3,3V. O pino (output enable) é aterrado para evitar a saída em alta impedância, e o armazenamento do latch é realizado pela habilitação em nível lógico baixo no pino (latch enable). 46 4 SIMULAÇÕES Para simulação dos circuitos elétricos foi utilizado o programa Proteus 7.8, que conta com uma modelagem em SPICE. Alguns circuitos integrados como o Conversor AD (AD7854), Buffer 16ch (SN74ALVC164245), Buffer (SN54AHCT367) e MUX Analógico (ADG1606) não constavam na biblioteca de modelos. Assim, foram utilizados circuitos integrados semelhantes para verificar o funcionamento do circuito elétrico como um todo. 4.1 Simulação do canal analógico de tensão Para esta simulação, foi utilizado o circuito da Figura 46 (ver APÊNDICE A – Circuitos de simulação dos canais analógicos), também representado pelo diagrama em blocos na Figura 38 abaixo. Figura 38 - Diagrama em blocos do circuito de simulação dos canais analógicos Foram suprimidos das simulações todos os capacitores de acoplamento, e um filtro RC presente entre o amplificador de instrumentação e o conversor AD. As tensões e correntes elétricas de alimentação não apresentaram variações durante a simulação, e juntamente com o filtro RC, retardavam a obtenção dos resultados. Os circuitos referentes ao bloco cinza são circuitos auxiliares, úteis apenas ao propósito da simulação. O gerador de ondas consiste em quatro flip-flop´s em série, com a função de gerar uma palavra digital de quatro bits a uma freqüência de 50kHz, simbolizando o endereçamento do MUX analógico. O gerador de ruídos é um circuito que adiciona um ruído artificial ao sinal analógico proveniente do MUX, e ao GND referencial. O gerador de ruídos consiste de um amplificador operacional na configuração somador não inversor, que adiciona quatro formas de ondas ao sinal de entrada, conforme abaixo: 47 • Quadrada de 100Hz com nível lógico alto de 25mV; • Senoidal de 1kHz com amplitude de 15mV; • Quadrada de 10kHz com nível lógico alto de 20mV; • Senoidal de 100kHz com amplitude de 15mV; Figura 39 - Saída do gerador de ruídos para tensão de referência = 0V O ganho do amplificador de instrumentação foi ajustado para 1,19 (ou à razão de 4,9/4,1), conforme tópico 3.1.2. O bloco referente à aquisição de sinais seguiu a linha de raciocínio dos divisores de tensão, conforme tópico 3.1.6. A Tabela 4 mostra os sinais de entrada, os sinais na saída e o erro em LSB. Tabela 4 - Sinais de entrada e saída durante simulação dos canais analógicos de tensão 48 O primeiro sinal apresentou um grande erro devido ao delay do amplificador de instrumentação ao fornecer uma diferença de tensão de 4,02V em 8,7μs (ver Figura 40, tempo = 2,25ms). O conversor AD aquisitou este sinal antes que seu valor real fosse disponibilizado pelo amplificador de instrumentação. Assim, é importante respeitar o slewrate deste componente (entre 0,4V/μs a 0,6V/μs) que permite uma freqüência média de operação de 120kHz. Figura 40 - Sinais do canal analógico de tensão antes e após o amplificador diferencial O sexto sinal apresentou erro em virtude de sua proximidade com o limite de operação do componente. Com isso, o ganho deste sinal foi reduzido para 1,18. Este erro pode ser evitado diminuindo o ganho ajustável do amplificador de instrumentação, fazendo com que a saída atinja uma tensão máxima menor que os 4,9V informados pelo datasheet. À exceção dos sinais 1 (Transceiver) e 6 (DCS Nominal), todos os canais analógicos de tensão forneceram dados precisos quanto ao sinal de entrada, permitindo um erro máximo equivalente a 2,44mV no divisor de tensão, ou 18,8mV no barramento de alimentação. 4.2 Simulação do canal analógico de temperatura O circuito de simulação do canal analógico de temperatura encontra-se na Figura 47 (ver APÊNDICE A – Circuitos de simulação dos canais analógicos), e segue o mesmo princípio da Figura 38 - Diagrama em blocos do circuito de simulação dos canais analógicos. Conforme o tópico 3.2.2, o ganho do amplificador de instrumentação foi ajustado para 1,19 49 (ou à razão de 4,9/4,1); e o bloco referente à aquisição de sinais seguiu a linha de raciocínio da Figura 25 - Circuito de aquisição do canal analógico de temperatura. A Tabela 5 abaixo mostra os sinais de entrada, os sinais na saída e o erro em LSB. Tabela 5 - Sinais de entrada e saída durante simulação dos canais analógicos de temperatura Da mesma forma que a simulação do canal analógico de tensão, o primeiro sinal reflete a aquisição realizada pelo conversor AD sem respeitar o slewrate do amplificador de instrumentação. À exceção deste sinal, todos os canais analógicos de temperatura forneceram dados precisos quanto ao sinal de entrada, permitindo um erro máximo equivalente a 1,22mV na tensão do termistor. Este erro pode ser interpretado como uma variação máxima de 0,23°C (a -54°C) ou uma variação mínima de 0,00052°C (a 7°C). 4.3 Simulação do canal analógico de corrente O circuito de simulação do canal analógico de corrente encontra-se na Figura 48 (ver APÊNDICE A – Circuitos de simulação dos canais analógicos), e segue o mesmo princípio da Figura 38 - Diagrama em blocos do circuito de simulação dos canais analógicos. Conforme o tópico 3.2.1, o ganho do amplificador de instrumentação foi ajustado para 2,5; e o bloco referente à aquisição de sinais seguiu a linha de raciocínio da Tabela 2 - Valores mínimo e máximo da resistência shunt do canal analógico de corrente. A Tabela 6 mostra os valores reais e simulados dos canais de corrente para as definições de tensão no barramento, resistência shunt e potência consumida em cada equipamento. 50 Tabela 6 - Valores reais e simulados do canal de corrente Os valores de resistência shunt e potência consumida para cada equipamento foram definidos conforme limites discutidos no item 3.2.1. Os resultados da Tabela 6 mostram uma discrepância grande de valores, e as causas são justificadas por falhas nos amplificadores de aquisição e de instrumentação, conforme Figura 41. Figura 41 - Gráfico das tensões de saída nos amplificadores do canal de corrente A Figura 41 mostra as curvas de saída do amplificador de aquisição e do amplificador de instrumentação. O ruído presente na saída do amplificador de instrumentação refere-se à componente de 100kHz do gerador de ruídos. Segundo o datasheet, este componente apresenta redução na freqüência de operação conforme o aumento do ganho ajustável. É por isso que o ruído de 100kHz tornou-se presente somente na simulação do canal analógico de corrente, onde o ganho está ajustado para 2,5. 51 O amplificador diferencial possui um ganho fixo de 100, enquanto o amplificador de instrumentação foi ajustado para um ganho de 2,5. A Tabela 7 contempla os valores simulados mostrados na Figura 41. Tabela 7 - Valores ideais e simulados dos amplificadores do canal analógico de corrente Pode-se ver que os ganhos dos amplificadores não foram obedecidos durante a simulação, apresentando valores diferenciados para cada equipamento. Isto tornou inutilizável o uso do pino OFFSET em ambos amplificadores. Uma simulação separada do amplificador de instrumentação e diferencial foi realizada nos tópicos 4.4 e 4.5, respectivamente, a fim de estudar o comportamento dos amplificadores em questão. 4.4 Simulação do amplificador de instrumentação Para o amplificador de instrumentação, foi utilizado o circuito da Figura 42. Figura 42 - Circuito de simulação do amplificador de instrumentação Este circuito consiste no componente alimentado por uma tensão elétrica de 5V, um ganho ajustável pela resistência R2 e uma entrada em rampa de 0 a 5V. Foram realizadas várias simulações para valores diferentes de ganho, conforme Figura 43. R2 50k 5V 1 4 2 3 5 6 7 8 U10 AD8226 entrada R1 10k saida 52 Figura 43 - Saída e ganho do amplificador de instrumentação: a) ganho = 2,5; b) ganho = 2,0; c) ganho = 1,5; d) ganho = 1,19 53 A rampa crescente refere-se ao sinal de saída do amplificador, enquanto o sinal decrescente com pico refere-se ao ganho. Pode-se ver que o ganho apresenta distorções de acordo com a magnitude do sinal de entrada, discordando do que apresenta o datasheet ao informar que o componente aceita ganhos ajustáveis de 1 a 1000. Porém isso ocorre para ganhos acima de 1,41. Isto explica a precisão dos canais analógicos de tensão e temperatura, onde o ganho foi ajustado para 1,19. 4.5 Simulação do amplificador diferencial Para simulação do amplificador diferencial, foi utilizado o circuito da Figura 44. Figura 44 - Circuito de simulação do amplificador diferencial O circuito está montado na configuração padrão. O pino 7 (referência) está aterrado, e os pinos 2 e 3 (ganho ajustável) estão conectados entre si, de modo a não interferir no ganho. Uma tensão em rampa entre 1mV e 20mV é aplicada nos terminais de entrada 1 e 8, e uma tensão de offset em 4V é fornecida à entrada. A Figura 45 apresenta os sinais de ganho e entrada, obtidos pela simulação. saida 5V A1 A2 8 1 5 6 2 3 4 7 U6 LMP8603 V IN - R3 10k V2 VPULSE V IN + C1 0.1u V3 4V 54 Figura 45 - Sinais de simulação do amplificador diferencial: a) ganho; b) entrada De acordo com o datasheet, este amplificador diferencial possui um ganho fixo de 100, com entrada diferencial mínima de 1mV. Porém o resultado da simulação demonstra que o ganho apresenta variação com o aumento da tensão de entrada, conforme Figura 45. 55 5 CONCLUSÃO O SBCDA tem fornecido um recurso adicional ao monitoramento ambiental do território brasileiro. O avanço da tecnologia tem possibilitado a migração do processamento analógico para o processamento digital, cada vez mais veloz e necessário em virtude do crescimento na quantidade de PCD´s. Atualmente somente o CBERS 2b conta com um processamento digital, e o satélite universitário ITASAT iria somar esta vantagem ao SBCDA. Um panorama sobre a concepção do satélite e do SBCDA permitiu um conhecimento há muito tempo restrito à área governamental, que vai ao encontro de uma das missões do projeto ITASAT: envolver e treinar estudantes e professores para o setor aeroespacial. No estudo realizado, houve grande dificuldade em encontrar componentes eletrônicos na temperatura de operação entre -40°C e 125°C. Esta dificuldade poderá ser um agravante na procura destes componentes no mercado, comprometendo a viabilidade do projeto. A simulação do projeto foi parcialmente comprometida devido à disponibilidade e fidelidade dos modelos de simulação dos componentes. A disponibilidade de modelos de simulação foi um critério utilizado para a procura dos amplificadores diferencial e de instrumentação, sendo considerados como essência do condicionamento analógico A sugestão para um trabalho futuro seria a confecção de um kit eletrônico baseado na configuração do presente projeto, com o intuito de realizar os testes práticos acerca dos amplificadores que apresentaram distorções, além de permitir eventuais correções e alterações no circuito original. Tal kit seria uma prévia do que seria o projeto do módulo IO a ser implementado no ITASAT. 56 REFERÊNCIAS AMERICAN ZETTLER INC. Miniature PC board relay - AZ8, 2012. Disponível em: . Acesso em: 11 jan. 2012. ANALOG DEVICES. AD converter – 12bits – AD7854, 2000. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Decoupling techniques, MT-101, 2009. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Instrumentation amplifier – AD8226, 2009. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Multiplexer 16-channels – ADG1606, 2009. Disponível em: . Acesso em: 13 jan. 2012. BRASIL. Agência Espacial Brasileira (AEB). Programa espacial: satélites. Disponível em: . Acesso em 9 jan. 2012. BRASIL. Satélite Sino-Brasileiro de Recursos Terrestres (CBERS). Foto de plataforma de coleta de dados típica. Disponível em: . Acesso em 15 fev. 2012. BRASIL. Satélite Sino-Brasileiro de Recursos Terrestres (CBERS). Galeria sobre o lançamento CBERS-2 – ampliação foto 18. Disponível em: . Acesso em 15 fev. 2012. BRASIL. Satélite Sino-Brasileiro de Recursos Terrestres (CBERS). Imagem ilustrativa do satélite CBERS-3. Disponível em: . Acesso em 15 fev. 2012. 57 BRASIL. Instituto Nacional de Pesquisas Espaciais (INPE). Fotos: antenas de estação terrena de Cuiabá, e centro de controle de satélite de São José dos Campos. Disponível em: < http://www.inpe.br/scd1/site_scd/fotos.htm >. Acesso em: 15 fev. 2012. CHRISTIAN-ALBRECHTS-UNIVERSITÄT ZU KIEL. Imagem de um dispositivo MEMS. Disponível em: . Acesso em: 15 fev. 2012 DREAMSTIME. Imagem ilustrativa de bateria automotiva. Disponível em: . Acesso em 15 fev. 2012. DREAMSTIME. Imagem ilustrativa de painel solar. Disponível em: . Acesso em 15 fev. 2012. DREAMSTIME. Imagem ilustrativa do campo magnético terrestre. Disponível em: . Acesso em 15 fev. 2012. ITASAT. Mission description document. v4.3, 2011. ITASAT. Design & construction specification. v4.0, 2011. ITASAT. Gráfico de um estudo térmico do satélite ITASAT. Thermal control subsystem. PDR presentation, 2011. ITASAT. Imagem do funcionamento do experimento Fox-ISL. FoX-ISL. PDR presentation, 2011. ITASAT. Imagem isomérica do satélite ITASAT. ITASAT-1 satellite configuration. Delta- PDR presentation, 2011. MEASUREMENT SPECIALTIES. GSFC space qualified thermistor 44903. Disponível em: . Acesso em: 15 fev. 2012. NATIONAL SEMICONDUCTOR. Precision current sensing amplifier – LMP8603, 2011. Disponível em: . Acesso em: 13 jan. 2012. 58 NXP SEMICONDUCTORS. Buffer 10-bits – 74LVC827A, 2011. Disponível em: . Acesso em: 13 jan. 2012. NXP SEMICONDUCTORS. Latch 10-bits – 74LVC841A, 2004. Disponível em: . Acesso em: 13 jan. 2012. TEXAS INSTRUMENTS. Buffer 6-bits – SN74AHCT367, 2003. Disponível em: . Acesso em: 13 jan. 2012. TEXAS INSTRUMENTS. Latch 16-bits – SN54ACT16373, 1996. Disponível em: . Acesso em: 13 jan. 2012. TEXAS INSTRUMENTS. Level-shifting transceiver – SN74ALVC164245-EP, 2005. Disponível em: . Acesso em: 13 jan. 2012. TOM´S HARDWARE. How a heat pipe works. Imagem ilustrativa de um heat pipe. Disponível em: . Acesso em: 15 fev. 2012. YAMAGUTI, W.; ORLANDO, V.; PEREIRA, S. P. Sistema brasileiro de coleta de dados ambientais: status e planos futuros. In: SIMPÓSIO BRASILEIRO DE SENSORIAMENTO REMOTO, 14., 2009, Natal. Anais... Fortaleza: INPE, 2009. Disponível em: . Acesso em: 09 jan.2012. WIKIPEDIA. Imagem do território brasileiro. Disponível em: . Acesso em 15 fev. 2012. 59 BIBLIOGRAFIA CONSULTADA ANALOG DEVICES. Analog switches and multiplexers basics, MT-088, 2008. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Grounding data converters and solving the mystery of "AGND" and "DGND", MT-031, 2008. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Multiplexer 4-channels – ADG1604, 2009. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Op amp bandwidth and bandwidth flatness, MT-045, 2008. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Op amp common-mode rejection ratio (CMRR), MT-042, 2008. Disponível em: . Acesso em: 13 jan. 2012. ANALOG DEVICES. Op amp power supply rejection ratio (PSRR) and supply voltages, MT-043, 2008. Disponível em: . Acesso em: 13 jan. 2012. BOYLESTAD, R.; NASHELSKY, L. Dispositivos eletrônicos e teoria de circuitos. 5. ed. Rio de Janeiro: Prentice-Hall do Brasil, 1994. 858 p. BRASIL. Satélite Sino-Brasileiro de Recursos Terrestres (CBERS). Sistema de coleta de dados do cbers-1, 2 e 2b. Disponível em: . Acesso em 9 jan. 2012. ISOTEK CORPORATION. Precision current sensing resistors. Disponível em: . Acesso em 24 jan. 2012. TEXAS INSTRUMENTS. Hex inverters – SN54AHC04, 2003. Disponível em: . Acesso em: 13 jan. 2012. 60 SULTANA, N.; COCKRILL, C. Texas instruments voltage-level-translation devices. Aplication report SCEA021A, 2002. Disponível em: . Acesso em: 13 jan. 2012. 61 GLOSSÁRIO ACDH. Attitude Control & Data Handling: subsistema do satélite responsável pelo gerenciamento e processamento de dados. ACS. Attitude Control Subsystem: conjunto de sensores e atuadores, além de uma rotina de programação, com o intuito de monitorar e corrigir a orientação espacial do satélite (atitude). AEB. Agência Espacial Brasileira. CBERS. China-Brazil Earth Resources Satellite. CPU. Central Processing Unit: designação dada a um módulo pertencente ao ACDH responsável pelo processamento de dados e tomada de decisões. DCS. Data Collection System: experimento principal do ITASAT responsável pelo recebimento de dados proveninentes das PCD´s e posterior transmissão aos centros de recebimento no segmento solo. EPS. Electrical Power Supply: Subsistema do satélite responsável pela geração, condicionamento, armazenamento e distribuição de energia elétrica. INPE. Instituto Nacional de Pesquisas Espaciais. I/O. Input/Output: designação dada a um módulo pertencente ao ACDH responsável pela aquisição e condicionamento dos canais de housekeeping e ACS. ISL. Inter Satellite Link: experimento que permite a comunicação entre o satélite ITASAT e o nanosatélite da Universidade Técnica de Berlim. ITA. Instituto Tecnológico da Aeronáutica. MEMS. Micro Electrical Mechanical System: nome dado a um experimento responsável por simular o funcionamento de um magnetômetro espacial utilizando-se de dispositivos MEMS. PAYLOAD. Nome de um subsistema do satélite dado ao conjunto de experimentos científicos a serem testados em ambiente espacial. PCD. Plataformas de Coleta de Dados: são dispositivos localizados no segmento solo com a função de coletar dados locais e retransmiti-los aos satélites. PCDU. Power Control and Distribution Unit: modulo pertencente ao subsistema EPS, e responsável pelo condicionamento e distribuição de energia elétrica aos diversos equipamentos do satélite. SBCDA. Sistema Brasileiro de Coleta de Dados Ambientais. SCD. Satélite de Coleta de Dados. 62 SPI. Serial Peripheral Interface: protocolo de comunicação serial síncrona. SSCAM. Sensor Signal Conditioning and Acquisition Module: módulo pertencente ao ACS responsável pela aquisição e condicionamento dos dados de sensores solares e magnetômetros. TMTC. Telemetries & Telecommands: subsistema do satélite responsável pela comunicação com o segmento solo. 63 A P Ê N D IC E A – C ir cu it os d e si m ul aç ão d os c an ai s an al óg ic os B[0..11] Ad[0..3] B 0 B 1 B 2 B 3 B 4 B 5 B 6 B 7 B 8 B 9 B 10 B 11 A d1 A d2 A d3 A d0 V-DCS V-MEMS V-ACDH V-TRANSM V-RECEIV V-ISL V-ACS R 1 14 5k R 2 14 5k R 4 14 5k R 5 14 5k R 6 14 5k R 7 14 5k R 9 14 5k R 10 20 K R 11 20 K R 12 20 K R 13 20 K R 14 20 K R 15 20 K R 16 20 K P C D U -T ra ns m P C D U -R ec ei v P C D U -A C D H P C D U -A C S P C D U -M E M S P C D U -D C S P C D U -IS L X 0 9 X 1 8 X 2 7 X 3 6 X 4 5 X 5 4 X 6 3 X 7 2 X 8 23 X 9 22 X 10 21 X 11 20 X 12 19 X 13 18 X 14 17 X 15 16 X 1 A 10 B 11 C 14 D 13 E N 15 U 2 40 67 A E N P re -A m p + + 15 12 /8 2 C S 3 A 0 4 C E 6 R /C 5 R E F O U T 8 R E F IN 10 20 V IN 14 10 V IN 13 A G N D 9 S TS 28 D B 11 27 D B 10 26 D B 9 25 D B 8 24 D B 7 23 D B 6 22 D B 5 21 D B 4 20 D B 3 19 D B 2 18 D B 1 17 D B 0 16 V A S7 V E E 11 B IP O F F 12 U 1 A D 16 74 R 3 50 R -1 5V + 5V U 1( S TS ) R /C R 8 10 0k 5V P ro -A m p R 18 20 00 k A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A 5 B 5 A 6 B 6 A 7 B 7 A TO B O E B 8 A 8 A 9 A 10 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 A 20 A 21 A 22 A 23 A 24 A 25 A 26 A 27 A 28 A 29 A 30 A 31 B 9 B 10 B 12 B 13 B 14 B 15 B 16 B 17 B 18 B 19 B 20 B 21 B 22 B 23 B 24 B 25 B 26 B 27 B 28 B 29 B 30 B 31 B 11 A 11 U 11 B U F F E R _3 2 U 12 IN V _N O T A TO B D at a[ 0. .1 1] D 5 Q 1 C LK 3 Q 2 R 4S6 U 1 3: A 40 13 D 9 Q 13 C LK 11 Q 12 R 10S8 U 1 3: B 40 13 D 5 Q 1 C LK 3 Q 2 R 4S6 U 1 4: A 40 13 D 9 Q 13 C LK 11 Q 12 R 10S8 U 1 4: B 40 13 A dd re ss [0 ..3 ] 2 3 1 U 15 :A 74 12 5 R 19 20 k 5V 5 6 4 U 15 :B 74 12 5 C S U 1( C S ) R 20 20 k P re -A m p - 1 42 3 5 6 7 8 U 10 A D 82 26 O ut - A m p1 U 1( R /C ) A na lg o M U X A dd re ss b us in pu t In st ru m en ta l a m p. A D C on ve rt er V ol ta ge t ra ns la te r T ri- st at e bu ffe r P ul l-u p re si st or R 52 47 0R R 53 47 0R R 54 47 0R R 55 47 0R R 51 18 80 +1 0v R 50 47 0R R ui do + 3 2 6 7 4 U 20 A D 71 1A P -1 0v R 45 47 0R R 46 47 0R R 47 47 0R R 48 47 0R R 44 18 80 R R 43 47 0R R ui do - 3 2 6 7 4 U 19 A D 71 1A P R 21 47 0R R 22 47 0R V -0 V N oi se g en er at or 3 2 6 7 4 U 4 A D 71 1A P U 4( O P ) 0. 02 5V -1 00 H z 0. 01 5V -1 kH z 0. 02 V -1 0k H z A cq ui si tio n ph as e 0. 01 5V -1 00 kH z R 17 26 0k Fi gu ra 4 6 - C ir cu it o de s im ul aç ão d o ca na l a na ló gi co d e te ns ão 64 B[0..11] Ad[0..3] B 0 B 1 B 2 B 3 B 4 B 5 B 6 B 7 B 8 B 9 B 10 B 11 A d1 A d2 A d3 A d0 V-DCS V-MEMS V-ACDH V-TRANSM V-RECEIV V-ISL V-ACS R 1 5k R 2 5k R 4 5k R 5 5k R 6 5k R 7 5k R 9 5k R 10 5 97 1 R 11 97 96 R 12 1 6. 6K R 13 29 .1 3K R 14 5 3. 1K R 15 10 1K R 16 20 1. 1K X 0 9 X 1 8 X 2 7 X 3 6 X 4 5 X 5 4 X 6 3 X 7 2 X 8 23 X 9 22 X 10 21 X 11 20 X 12 19 X 13 18 X 14 17 X 15 16 X 1 A 10 B 11 C 14 D 13 E N 15 U 2 40 67 A E N P re -A m p + + 15 12 /8 2 C S 3 A 0 4 C E 6 R /C 5 R E F O U T 8 R E F IN 10 20 V IN 14 10 V IN 13 A G N D 9 S TS 28 D B 11 27 D B 10 26 D B 9 25 D B 8 24 D B 7 23 D B 6 22 D B 5 21 D B 4 20 D B 3 19 D B 2 18 D B 1 17 D B 0 16 V A S7 V E E 11 B IP O F F 12 U 1 A D 1 67 4 R 3 50 R -1 5V + 5V U 1 (S TS ) R /C R 8 10 0k 5V P ro -A m p R 18 2 00 0k A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A 5 B 5 A 6 B 6 A 7 B 7 A T O B O E B 8 A 8 A 9 A 10 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 A 20 A 21 A 22 A 23 A 24 A 25 A 26 A 27 A 28 A 29 A 30 A 31 B 9 B 10 B 12 B 13 B 14 B 15 B 16 B 17 B 18 B 19 B 20 B 21 B 22 B 23 B 24 B 25 B 26 B 27 B 28 B 29 B 30 B 31 B 11 A 11 U 11 B U F F E R _3 2 U 12 IN V _ N O T A TO B D a ta [0 ..1 1] D 5 Q 1 C LK 3 Q 2 R 4 S 6 U 13 :A 4 01 3 D 9 Q 13 C LK 11 Q 12 R 10 S 8 U 13 :B 4 01 3 D 5 Q 1 C LK 3 Q 2 R 4 S 6 U 14 :A 4 01 3 D 9 Q 13 C LK 11 Q 12 R 10 S 8 U 14 :B 4 01 3 A d dr es s[ 0. .3 ] 2 3 1 U 15 :A 74 12 5 R 19 20 k 5V 5 6 4 U 15 :B 74 1 25 C S U 1 (C S ) R 20 20 k P re -A m p - 1 42 3 5 6 7 8 U 10 A D 82 26 O u t - A m p 1 U 1( R /C ) A na lg o M U X A dd re ss b us in pu t In st ru m en ta l a m p. A D C on ve rt er V ol ta ge tr an sl at er T ri- st at e bu ffe r P ul l-u p re si st or R 52 47 0R R 53 47 0R R 54 47 0R R 55 47 0R R 51 18 80 + 10 v R 50 47 0R R ui do + 3 2 6 7 4 U 20 A D 71 1A P -1 0 v R 45 47 0R R 46 47 0R R 47 47 0R R 48 47 0R R 44 1 88 0R R 43 4 70 R R u id o- 3 2 6 7 4 U 19 A D 7 11 A P R 21 47 0R R 22 47 0R V -0 V N oi se g en er at or 3 2 6 7 4 U 4 A D 71 1A P U 4( O P ) 0 .0 2 5V -1 00 H z 0. 0 15 V -1 kH z 0. 0 2V -1 0k H z A cq ui si tio n ph as e -5 0° C R 17 5k R 23 5k R 24 5k R 25 5k R 26 5k R 27 5k R 28 5k R 29 5k R 31 37 48 R 32 24 17 R 33 1 59 8 R 34 1 08 1 R 35 7 46 R 36 52 5 R 37 3 77 R 38 2 75 -4 0° C -3 0° C -2 0° C -1 0° C 0° C 10 °C 20 °C 30 °C 40 °C 50 °C 60 °C 70 °C 80 °C 90 °C 0° C 0. 0 15 V -1 0 0k H z R 40 26 0k 4. 1V F ig ur a 47 - C ir cu it o de s im ul aç ão d o ca na l a na ló gi co d e te m pe ra tu ra 65 B[0..11] Ad[0..3] B 0 B 1 B 2 B 3 B 4 B 5 B 6 B 7 B 8 B 9 B 10 B 11 A d1 A d2 A d3 A d0 X 0 9 X 1 8 X 2 7 X 3 6 X 4 5 X 5 4 X 6 3 X 7 2 X 8 23 X 9 22 X 10 21 X 11 20 X 12 19 X 13 18 X 14 17 X 15 16 X 1 A 10 B 11 C 14 D 13 E N 15 U 2 40 67 A E N P re -A m p + + 15 12 /8 2 C S 3 A 0 4 C E 6 R /C 5 R E F O U T 8 R E F IN 10 20 V IN 14 10 V IN 13 A G N D 9 S T S 28 D B 11 27 D B 10 26 D B 9 25 D B 8 24 D B 7 23 D B 6 22 D B 5 21 D B 4 20 D B 3 19 D B 2 18 D B 1 17 D B 0 16 V A S7 V E E 11 B IP O F F 12 U 1 A D 16 74 R 3 50 R -1 5V + 5V U 1 (S T S ) R /C R 8 10 0k R 17 33 k 5V P ro -A m p R 18 20 00 k A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A 5 B 5 A 6 B 6 A 7 B 7 A TO B O E B 8 A 8 A 9 A 10 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 A 20 A 21 A 22 A 23 A 24 A 25 A 26 A 27 A 28 A 29 A 30 A 31 B 9 B 10 B 12 B 13 B 14 B 15 B 16 B 17 B 18 B 19 B 20 B 21 B 22 B 23 B 24 B 25 B 26 B 27 B 28 B 29 B 30 B 31 B 11 A 11 U 11 B U F F E R _3 2 U 12 IN V _N O T A T O B D at a[ 0 ..1 1] D 5 Q 1 C LK 3 Q 2 R 4S6 U 13 :A 40 13 D 9 Q 13 C LK 11 Q 12 R 10S8 U 13 :B 40 13 D 5 Q 1 C LK 3 Q 2 R 4S6 U 14 :A 40 13 D 9 Q 13 C LK 11 Q 12 R 10S8 U 14 :B 40 13 A dd re ss [0 ..3 ] 2 3 1 U 15 :A 74 1 25 R 19 20 k 5V 5 6 4 U 15 :B 74 12 5 C S U 1 (C S ) R 20 20 k P re -A m p - 1 42 3 5 6 7 8 U 10 A D 82 26 O ut - A m p 1 U 1 (R /C ) P D C U 3 0 V R 1 0. 0 50 R 2 12 8. 57 C 1 1 00 n 5V A 1 A 2 8 1 5 6 2 3 47 U 3 L M P 86 03 A 1 A 2 8 1 5 6 2 3 47 U 4 LM P 86 03 R 4 11 25 R 5 0. 4 C 2 10 0n A 1 A 2 8 1 5 6 2 3 47 U 5 LM P 86 03 R 6 20 0 R 7 0. 06 O B C M E M S D C S C 3 1 00 n A 1 A 2 8 1 5 6 2 3 47 U 6 L M P 86 03 V -D C S V -M E M S V -O B C C 4 1 00 n R 9 11 2. 5 R 10 0. 04 T R A N S M M IT E R V-TRANSM A 1 A 2 8 1 5 6 2 3 47 U 7 L M P 86 03 C 5 1 00 n R 12 60 0 R 11 0. 2 R E C E IV E R V-RECEIV A 1 A 2 8 1 5 6 2 3 47 U 8 L M P 86 03 C 6 1 00 n R 14 45 0 R 13 0. 1 IS L V-ISL A 1 A 2 8 1 5 6 2 3 47 U 9 L M P 86 03 C 7 1 00 n R 16 22 5 R 15 0. 07 A C S V-ACS A cq ui si tio n ph as e A na lo g M U X A dd re ss b us in pu t In st ru m en ta l a m p. A D C on ve rt er V ol ta ge tr an sl at er T ri- st at e bu ffe r P ul l-u p re si st or R 52 47 0R R 53 47 0R R 54 47 0R R 55 47 0R R 51 18 80 + 10 v R 50 47 0R R ui do + 3 2 6 7 4 U 20 A D 71 1A P -1 0v R 45 47 0R R 46 47 0R R 47 47 0R R 48 47 0R R 44 18 80 R R 43 4 70 R R ui do - 3 2 6 7 4 U 19 A D 71 1A P R 21 47 0R R 22 47 0R V -0 V N oi se g en er at or 3 2 6 7 4 U 43 A D 71 1A P U 4 3( O P ) 0. 02 5 V -1 00 H z 0. 01 5 V -1 kH z 0. 02 V -1 0 kH z 0. 0 15 V -1 00 kH z U 3( V +) C1(2) Fi gu ra 4 8 - C ir cu it o de s im ul aç ão d o ca na l a na ló gi co d e co rr en te 66 CAPA FOLHA DE ROSTO FICHA CATALOGRÁFICA BANCA EXAMINADORA AGRADECIMENTOS RESUMO ABSTRACT LISTA DE FIGURAS LISTA DE TABELAS SUMÁRIO 1 INTRODUÇÃO 2 SATÉLITE 3 PROJETO DO MÓDULO IO 4 SIMULAÇÕES 5 CONCLUSÃO REFERÊNCIAS BIBLIOGRAFIA CONSULTADA GLOSSÁRIO APÊNDICE