UNIVERSIDADE ESTADUAL PAULISTA “JÚLIO DE MESQUITA FILHO” Programa de Pós-graduação em Ciência e Tecnologia de Materiais Gabriel Leonardo Nogueira Desenvolvimento de transistores verticais de efeito de campo impressos PRESIDENTE PRUDENTE 2022 Gabriel Leonardo Nogueira Desenvolvimento de transistores verticais de efeito de campo impressos Tese apresentada como requisito à obtenção do título de Doutor em Ciência e Tecnologia de Materiais, junto a Universidade Estadual Paulista “Júlio de Mesquita Filho” – Programa de Pós- Graduação em Ciência e Tecnologia de Materiais, sob a orientação do Prof. Dr. Neri Alves. Presidente Prudente 2022 Agradecimentos Agradeço primeiramente a Deus. Agradeço também: Minha família, em especial ao meu pai Marcos, minha mãe Solange e meu irmão Bruno por todo suporte e carinho; Minha querida noiva Aryane, por ser uma companheira tão especial, por suportar todo o meu pessimismo e minhas inseguranças, por todo apoio e por acreditar em mim mais do que eu mesmo; Todos os amigos com quem tive o prazer de conviver no LaDSOr que já não fazem mais parte do grupo, como a Nati e o Marcelinho; e também à formação mais recente: Rogério, Maiza, Maykel, Douglas, Mayk, Luis, Guilherme e Diego. Meus grandes amigos Lucas Vinícius Citolino e Maykel dos Santos Klem, com os quais dividi momentos tristes e principalmente vitoriosos desde o início da nossa graduação em 2010; A Profª. Drª. Keli Fabiana Seidel, por toda a contribuição ao longo dos últimos anos, além de aceitar o convite para fazer parte da banca do exame de defesa; O Dr. Rafael Furlan de Oliveira, por todo o incentivo no início da minha jornada na iniciação científica e por aceitar o convite para fazer parte da banca do exame de defesa; Aos Prof. Dr. Carlos C. B. Bufon e Carlos F. O. Graeff, por se prontificarem a aceitar o convite para a banca do exame de defesa; A Profª. Drª. Clarissa de Almeida Olivati, por todo o convívio de conselhos desde a época da graduação, e por aceitar o convite para compor a banca do exame de defesa; O Prof. Dr. Gregório Couto Faria, pelas contribuições no exame de qualificação e por aceitar o convite para compor a banca do exame de defesa; O Prof. Dr. José P. M. Serbena, por todo suporte e por aceitar o convite para compor a banca do exame de defesa; O Programa de Pós-graduação em Ciência e Tecnologia de Materiais (POSMAT), e a Faculdade de Ciência e Tecnologia (FCT/Unesp) pela grande oportunidade; A Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP), pelo apoio financeiro (processo 2018/02034-7). O presente trabalho foi realizado com apoio da Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) - Código de Financiamento 001. Também sou muito grato ao Prof. Jeff Kettle pela supervisão científica e convívio amigável durante meu estágio na University of Glasgow (Thanks for the Ben Nevis’ Wednesday nights with coca-cola and live traditional music). Um agradecimento especial ao amigo e orientador Prof. Dr. Neri Alves, pela confiança e conhecimento compartilhado desde os tempos de iniciação científica, além de toda a orientação tanto no âmbito acadêmico quanto pessoal. Agradeço também a todos os que contribuíram de forma direta ou indireta ao longo desses anos. Resumo Atualmente, os transistores com gate eletrolítico (EGTs) e transistores de efeito de campo com arquitetura vertical e barreira Schottky (SB-VFETs) são alternativas promissoras aos transistores convencionais, principalmente visando o desenvolvimento de uma eletrônica impressa. Em particular, camadas ativas baseadas no uso de óxidos metálicos semicondutores como o óxido de zinco (ZnO) se destaca devido à alta mobilidade e transparência aliadas a uma compatibilidade com processamento por solução. Embora o número de publicações nesses tópicos venha aumentando significativamente, um transistor de arquitetura vertical que contenha gate eletrolítico e camada ativa de óxido semicondutor não foi reportado até o momento. Neste estudo, propomos uma rota com baixo-custo de implementação baseada em um transistor eletrolítico vertical (EG-SB-VFET) com camada semicondutora de ZnO depositada por spray. Desta forma, alcançamos um desempenho notável para um transistor com baixa voltagem de operação devido ao caráter eletrolítico, aliada à arquitetura vertical que contorna a necessidade de microfabricação de alta resolução. Tal objetivo demandou diferentes etapas, nas quais foram estudados diferentes materiais e desenvolvidos três dispositivos elementares: diodo Schottky, EGT e o EG-SB-VFET. A avaliação dos diodos Schottky baseou- se no pós-processamento de dados experimentais de corrente-voltagem por meio da aplicação de métodos analíticos complementares (Mikhelashvili, Werner e Cheung). Destacam-se valores de resistência em série de ~200 Ω e altura de barreira de ~0,75 eV para a junção ZnO/AgNW. O desempenho do EGT padrão de ZnO depositado por spray pirólise foi usado como referência para os transistores verticais. Os principais parâmetros calculados foram mobilidade de efeito de campo de ~11 cm2 V-1 s-1, transcondutância de ~2,46 mS e subthreshold swing de ~0,13 V dec-1. Quanto aos EG-SB-VFET, foram calculadas as principais figuras-de-mérito a partir da curva de transferência, que incluem densidade de corrente de ~111 mA cm-2, transcondutância de ~4,7 mS e subthreshold swing de ~0,22 V dec-1. Em relação à modulação da corrente nas curvas de saída, verificou-se que dependendo da forma com que os eletrodos são polarizados, o mesmo dispositivo pode-se comportar de forma similar a um diodo ou a um transistor. Conclui-se que o desempenho reportado dos EG-SB-VFETs é atrativo, pois sem a necessidade de eletrodos de fonte e dreno coplanares de alta resolução atingem-se valores semelhantes ao EGT padrão. Assim, a arquitetura EG-SB-VFET baseada em ZnO e AgNW é uma forma inovadora de contornar os principais desafios dos TFTs convencionais. Palavras-chave: eletrônica impressa; transistor eletrolítico vertical; óxido de zinco; AgNW. Abstract Nowadays, electrolyte-gated transistors (EGT) and Schottky barrier vertical field-effect transistors (SB-VFET) are better options for the development of printed electronics than conventional transistors. In particular, the use of a metal oxide semiconducting layer as zinc oxide (ZnO) stands out because of its high mobility and transparency integrated with the solution-processed advantages. Even though the publications on the above topics have faced a fast-growing, a vertical transistor composed of an electrolytic gate and an active layer based on an oxide semiconductor is still missing. Here, we report a low-cost vertical electrolyte transistor (EG-SB-VFET) using spray-deposited ZnO as the semiconductor. This approach enables a notable performance with a low-voltage transistor operation resulting from electrolytic character. Besides, the vertical structure circumvents the need for high-resolution microfabrication. The main goal demanded several steps, in which we studied different materials and developed three ZnO-based devices: Schottky diode, EGT, and the EG-SB- VFET. We evaluated the Schottky diodes based on the post-processing of the experimental current-voltage data by applying different analytical methods (Mikhelashvili, Werner and Cheung). We achieved a series resistance of ~200 Ω and a barrier height of ~0,75 eV for the ZnO/AgNW junction. We used the performance of the standard EGTs using ZnO by spray pyrolysis as the benchmark for the vertical architecture ones. The main parameters are field- effect mobility of ~11 cm2 V-1 s-1, a transconductance of ~2.4 mS and a subthreshold swing of ~0.13 V dec-1. For the EG-SB-VFET, we calculated the main figure-of-merit from the transfer curves, which are a current density of ~111 mA cm-2, a transconductance of ~4.7 mS and a subthreshold swing of ~0,22 V dec-1. By analyzing the current modulation on output curves, it is clear that we can control the electric behavior based on the bias connections once the same device can behave in a diode or a transistor mode. In conclusion, the achieved EG- SB-VFETs performance without high-resolution patterns is even better than the standard micrometric-sized EGT. Therefore, the EG-SB-VFET based on spray-deposited ZnO and AgNW layers is an innovative way to circumvent the challenges of conventional TFTs. Keywords: printed electronics; vertical electrolyte-gated transistor; zinc oxide; silver nanowire. Lista de figuras Figura 1 – (a) Estrutura padrão de um TFT com gate na base, na qual os eletrodos de fonte e dreno são coplanares, adaptada de 44. (b) SB-FET com gate no topo, no qual os eletrodos de fonte e dreno são empilhados verticalmente. Para ambos, o comprimento do canal é indicado por L. (c) Vista lateral do SB-VFET, útil para ilustrar que tal estrutura é composta pelo empilhamento de um capacitor e um diodo. Figuras (b) e (c) adaptadas de 45. ............................................................................................................. 7 Figura 2 - Estrutura química do PEDOT:PSS. Adaptado de Shi et al 82. ............................................. 14 Figura 3 - Diagramas de bandas para um semicondutor tipo-n: (a) antes e (b) após a junção entre o metal e o semicondutor. EF é o nível de Fermi, Øm é a função trabalho do metal, ØS é a função trabalho do semicondutor e χs é a afinidade eletrônica do semicondutor. Também estão ilustrados outros parâmetros do semicondutor, como nível de Fermi (EF), banda de condução (EC) e banda de valência (EV), além dos parâmetros da junção, como largura de depleção (W) e potencial built-in (Vi) .Figura elaborada pelo autor, baseada em 94............................................................................................................................... 17 Figura 4 – Diagrama de bandas de energia de um contato retificador entre um metal e um semicondutor tipo-n. (a) Situação de equilíbrio térmico. (b) Polarização direta e (c) polarização reversa. Neste diagrama, VF refere-se ao potencial aplicado em polarização direta, enquanto VR à polarização reversa. Adaptada de 94. ...................................................................................................................................... 19 Figura 5 – Curvas teóricas de (a) I-V, geradas a partir da simulação do circuito apresentado no inset, montado no software LTspice com diferentes valores para resistência em série (Rserie) e resistência em paralelo (Rp). (b) Curva ilustrativa de 𝑅𝑖 = 𝑑𝑉𝑑𝐼 × 𝑉, calculada a partir das curvas de I-V. .............. 24 Figura 6 – Curva de 𝛼 × 𝑉 calculada a partir da Equação 15, para o diodo Schottky simulado no software LTspice. Curva 1 para Rserie = 103 Ω e curva 2 para Rserie = 0. Figura baseada em 106............ 28 Figura 7 – (a) Vista lateral da arquitetura de um TFT com gate no topo e eletrodos de fonte e dreno na base. (b) O canal (-) induzido próximo à interface dielétrico/semicondutor ao aplicar VGATE > 0 é ilustrado considerando-se um semicondutor tipo-n. (c) Indicação do movimento dos portadores de carga ao aplicar uma diferença de potencial (VDS) entre fonte e dreno. ......................................................... 30 Figura 8 - Curvas típicas de um TFT com semicondutor tipo-n: (a) curvas de saída e (b) curva de transferência. Figuras digitalizadas a partir de 15, com propósito estritamente didático. ...................... 31 Figura 9 – (a) Visão lateral de um EGT. Operação no modo de acumulação de portadores para um EGT cujo semicondutor tipo-p é (b) impermeável ou (c) permeável aos íons. Os EGTs podem ser divididos em transistores de dupla camada elétrica (EDLT) ou transistores eletroquímicos (ECT), respectivamente. Figura adaptada de 36. ................................................................................................ 35 Figura 10 – (a) Filme semicondutor rugoso depositado sobre substrato plano. Comparação entre (b) dielétrico e (c) eletrólito com relação ao acoplamento com o filme semicondutor irregular/rugoso. Figura adaptada de 1.......................................................................................................................................... 37 Figura 11 - Estruturas de SB-VFETs encontradas na literatura: (a) VOFET proposto por Yang42; (b) utilizando nanotubo de carbono como eletrodo de fonte53, (c) utilizando eletrodo de fonte com perfurações sub-micrométricas bem ordenadas49 e (d) utilizando eletrodo intermediário de AgNW45. Figuras adaptadas das respectivas referências....................................................................................... 39 Figura 12 – (a) Diagrama representado o SB-VFET com perfurações sub-micrométricas bem ordenadas no eletrodo intermediário. (b) Vista lateral do eletrodo, indicando a acumulação de cargas negativas nas perfurações (contato virtual). (c) Ilustração da concentração de carga e formação do canal vertical. Figuras adaptadas de 108. (d) Exemplo de curvas de saída esperada para o SB-VFET com semicondutor tipo-n, elaborada pelo autor baseado em 116. ......................................................................................... 41 Figura 13 – Evolução temporal da aproximação de uma gotícula em direção à superfície horizontal, para o caso específico no qual o impacto entre a gota e a superfície resulta na deposição do material. Figura retirada de 119. ............................................................................................................................. 45 Figura 14 - a) Fotografia do sistema homemade de deposição por spray automatizado. b) Esboço ilustrando as partes que compõem o sistema, cujos parâmetros estão resumidos na Tabela 1. c) Fotografia de filmes de PEDOT:PSS depositados por spray com várias camadas sobre substrato de vidro. ............................................................................................................................................................... 46 Figura 15 – Diagrama dos diferentes estágios do processo de evolução das gotículas enquanto se aproximam do substrato aquecido, com temperatura e velocidade constantes e diferentes tamanhos iniciais de gotícula (A-D). Figura adaptada de 122. ................................................................................ 48 Figura 16 – Substratos de vidro recoberto com ITO, com dois padrões diferentes. (a) eletrodos interdigitados adquiridos da Ossila®, com distância entre dígitos de 50 µm e comprimento de eletrodo de 30 mm. (b) Padrão para os eletrodos de ITO com faixas de 0,1 cm obtidas via processo de decapagem de uma superfície totalmente recoberta com ITO. Ambas camadas de ITO possuem espessura de ~100 nm. ............................................................................................................................................... 50 Figura 17 – (a,c) Diagrama e foto do diodo de PEDOT/ZnO-NP/Al, com pelo menos seis eletrodos circulares por substrato, com área de 1 mm2 cada. (b,d) Diagrama e foto do diodo de ITO/ZnO/AgNW, com uma tira comum de AgNW às cinco tiras de ITO perpendicular, totalizando uma área sobreposta de 3 mm2. Ressalta-se que, devido a transparência, a identificação visual das camadas é prejudicada. 54 Figura 18 – Diagramas dos transistores com estrutura (a) planar e (b) vertical. Para ambos foi utilizado gate eletrolítico, eletrodo inferior de ITO e ZnO depositado por spray-pirólise. Os eletrodos de gate serão especificados no momento em que forem apresentados nos capítulos de resultados. ................. 55 Figura 19 - Fotos dos principais equipamentos utilizados para a caracterização elétrica. (a) Analisador de impedância Solartron 1260 com interface dielétrica 1296 e (b) analisador de parâmetros semicondutores Keithley 4200-SCS. ..................................................................................................... 56 Figura 20 – Fotos dos sistemas homemade de medidas elétricos. (a) Criostato com sistema de aquecimento em vácuo e contatos realizados com tinta prata. (b) Base com campânula de acrílico e (c) posicionadores xyz para estabelecer os contatos elétricos por pressão. ................................................ 57 Figura 21 - (a) Gráfico de transmitância e espessura em função do número de camadas de ZnO-NP depositadas por spray sobre substrato de vidro. Inset: foto dos filmes analisados ilustrando a relação entre espessura e transparência. Imagens de MEV para o filme de 20 camadas com ampliação de (b) 1.000x e (c) 50.000x. ............................................................................................................................. 60 Figura 22 - Gráficos da corrente medida entre dois eletrodos coplanares de Al sobre os quais depositou- se o filme de ZnO-NP com 10 camadas. (a) Valores de corrente extraídos de I-V em +5 V para diferentes temperaturas. (b) Comportamento da corrente no escuro e sob radiação UV, ambos medidos em atmosfera ambiente. As setas indicam o sentido da histerese. Inset: gráfico do ganho em função da voltam. ................................................................................................................................................... 61 Figura 23 – Caracterizações referentes aos filmes de PEDOT:PSS sem tratamentos depositado por spray sobre substrato de vidro. (a) Curvas de transmitância versus comprimento de onda para as quatro espessuras, destacadas entre parênteses. (b) Gráfico de transmitância para o comprimento de onda de 550 nm e Rs em função do número de camadas de PEDOT:PSS.......................................................... 62 Figura 24 – Caracterizações referentes aos filmes de PEDOT:PSS submetidos ao tratamento de cossolvente realizado pós-deposição. (a) Curvas de transmitância × comprimento de onda para as quatro espessuras. (b) Gráfico de transmitância para o comprimento de onda de 550 nm e Rs em função do número de camadas de PEDOT:PSS. .................................................................................................... 63 Figura 25 – Comparação entre os valores de (a) resistência de folha e (b) condutividade para as quatro espessuras de PEDOT:PSS depositadas por spray. Os gráficos ilustram o efeito do tratamento térmico nos filmes. ............................................................................................................................................. 64 Figura 26 - Caracterização dos filmes de PEDOT:PSS depositados por spray. (a) Espectros RAMAN obtidos com laser 785 nm referentes ao filme puro (como recebido da Sigma-Aldrich) depositado por casting sobre vidro, após deposição por spray sobre quartzo e após tratamento com cossolvente. (b) Espectros de absorção UV-Vis referentes aos filmes de PEDOT:PSS depositado sobre quartzo após a deposição e após tratamento com cossolvente. ..................................................................................... 65 Figura 27 – Espectros de emissão obtidos com laser 514,5 nm referentes ao (a) substrato de quartzo e aos filmes de PEDOT:PSS depositados por spray sobre quartzo (b) após deposição e (c) após tratamento com cossolvente. Imagens de microscopia de campo claro (DIC) dos filmes (d) não tratado e (e) tratado com cossolvente. ................................................................................................................................... 67 Figura 28 – (a) Fotografia de um dispositivo PEDOT:PSS/ZnO-NP/Al estudado. (b) Diagrama ilustrando o diodo formado pela barreira Schottky de PEDOT:PSS/ZnO-NP obtida por spray e o contato ôhmico de Al evaporado no topo. ......................................................................................................... 68 Figura 29 – Curvas características de I-V para diodos Schottky, referentes aos diodos PEDOT/ZnO- NP/Al utilizando como eletrodo inferior (a) PEDOT:PSS de 1 camada e Rs de 2,61 kΩ sq-1; e (b) PEDOT:PSS de 5 camadas de Rs 0,34 kΩ sq-1. Ambos eletrodos foram submetidos ao tratamento com cossolvente pós-deposição. ................................................................................................................... 69 Figura 30 – Curvas de Ri = dV/dI × V (Lei de Ohm) calculadas a partir das curvas de I-V da Figura 29 (volta) suavizadas, para os diodos utilizando eletrodo inferior de (a) PEDOT 1; e (b) PEDOT 5. As linhas vermelhas tracejadas destacam os valores da resistência em paralelo (Rp), obtidos a partir da condutividade (Gp = 1/Rp) das curvas apresentadas nos respectivos insets. Circuito equivalente que representa um diodo real em polarização (c) direta e (d) reversa. ......................................................... 70 Figura 31 – Curvas de corrente e inclinação diferencial (I-V e α-V) referentes à polarização direta dos diodos de PEDOT/ZnO-NP/Al com eletrodo inferior de (a) PEDOT 1 e (b) PEDOT 5. A partir das curvas de α-V, são calculados os parâmetros Rserie, n e Øb.................................................................... 72 Figura 32 – Grupo de parâmetros dependentes da voltagem calculados a partir do gráfico de α-V pelo método de Mikhelashvili: (a) Rserie; (b-c) fator de idealidade n. Parâmetros referentes ao diodo de PEDOT:PSS/ZnO-NP/Al. ..................................................................................................................... 73 Figura 33 - Grupo de parâmetros dependentes da voltagem calculados a partir do gráfico de α-V pelo método de Mikhelashvili: (a) corrente de saturação ISAT; e (b) variação da altura da barreira Δϕb. ...... 74 Figura 34 – Gráficos de (b) G/I × G; (c) dV/dln(I) × I; e (d) I/G × I, obtidos a partir dos dados de (a) I- V para o diodo PEDOT/ZnO-NP/Al. Tais gráficos são úteis para determinação de Rserie e n pelo método de Werner. As linhas vermelhas são referentes aos ajustes lineares, que resultam nas equações da reta apresentadas na parte superior de cada gráfico. .................................................................................... 75 Figura 35 – Gráficos da função H(I) de Cheung em função da corrente obtidos a partir dos valores de n calculados por meio do (a) Plot A; e do (b) Plot C-Cheung. Obtêm-se os valores de Rserie e Ø𝑏 por meio dos ajustes lineares (linhas vermelhas). ................................................................................................ 77 Figura 36 – Valores de Rserie, n e Øb já apresentados nas Tabelas 3 e 4, calculados a partir dos métodos complementares de Werner e Cheung para os diodos de PEDOT/ZnO-NP/Al. ................................... 78 Figura 37 – EGT com gate no topo e contatos na base, com camada ativa de nanopartículas de óxido de zinco (ZnO-NP) depositada por spray sobre eletrodos de fonte e dreno de ITO (Ossila®, W = 30 mm e L = 50 µm). (a) Fotografia da amostra. (b) Ilustração de um corte transversal conforme destacado. 79 Figura 38 – Curvas de (a) saída para diferentes voltagens aplicadas ao gate, e (b) transferência para VDS = 1 V, referentes ao dispositivo de ZnO-NP com fonte e dreno de ITO (Ossila®, W = 30 mm e L = 50 µm), dielétrico eletrolítico, e gate de grafite no topo. Inset: Curva de capacitância × voltagem em 1 Hz, obtida a partir da medida de impedância no modo capacitor, isto é, entre os eletrodos de gate e fonte. ................................................................................................................................................... 80 Figura 39 – EGTs formados por ZnO depositado por spray pirólise sobre eletrodos de ITO com padrão de fonte e dreno com W/L de 30mm/50µm e (a) gate no topo. Eletrodos de gate de (b) ITO ou (c) Au. ............................................................................................................................................................... 82 Figura 40 – (a) Diagrama ilustrando as etapas dos filmes de ZnO depositados por spray pirólise sobre eletrodos interdigitados de ITO (Ossila, com W/L = 30mm/50µm). (b) Comportamento da corrente e efeito do tratamento térmico de 400 ºC no escuro por 1 hora do filme de ZnO. (c) Diferença entre a corrente através do filme de ZnO tratado (curva preta) e o aumento de corrente devido ao acoplamento do eletrólito (curva laranja). .................................................................................................................. 84 Figura 41 – Medidas de (a) capacitância e (b) ângulo de fase em função da frequência para os capacitores montados de acordo com o diagrama (área ~0,1 cm2). Foram utilizados eletrodos simétricos de PET/ITO, vidro/Au, folha de Al e folha de Al recoberta com Au. ................................................... 86 Figura 42 – Curvas de saída para os EGTs de ZnO com arquitetura de contato na base e gate no topo, utilizando eletrodo de gate de (a) ITO e (b) Au. ZnO depositados por spray pirólise sobre eletrodos interdigitados de ITO (Ossila, com W/L = 30mm/50µm). .................................................................... 88 Figura 43 – Curvas de transferência com VDS = 1 V e taxa de varredura de 50 mV/s para os EGTs de ZnO, utilizando eletrodo de gate de (a) ITO e (b) Au. ZnO depositados por spray pirólise sobre eletrodos interdigitados de ITO (Ossila, com W/L = 30mm/50µm). .................................................................... 88 Figura 44 - Extração dos parâmetros VTH e µ a partir da curva de transferência dos EGTs de ZnO para VDS = 1 V. Gráficos de (IDS)0,5 × VGATE para os eletrodos de gate de (a) ITO e (b) Au. ....................... 89 Figura 45 – Gráficos de µ × VGATE para os transistores com eletrodos de gate de (a) ITO e (b) Au. As curvas foram calculadas a partir da Equação 22 e das curvas de transferência para VDS = 1 V. Os valores de µ obtidos pela inclinação de (IDS)0,5 × VGATE são exibidos em vermelho. ........................................ 90 Figura 46 – Comportamento de gm/W × VGATE a partir da curva de transferência dos EGTs de ZnO para VDS = 1 V. Gráficos referentes aos transistores com eletrodo de gate de (a) ITO e (b) Au. Transcondutância normalizada pela largura do canal (30 mm). ............................................................ 90 Figura 47 – Gráficos de dVGATE/dLog(IDS) × VGATE para os eletrodos de gate de (a) ITO e (b) Au. Os valores de SS são calculados a partir do ponto de mínimo de tais gráficos. ......................................... 91 Figura 48 – (a) Imagem de MEV da rede de AgNW depositada por spray. Diagramas dos dispositivos utilizando ZnO depositado por spray pirólise como camada ativa e AgNW depositado por spray como eletrodo permeável. (b) Estrutura do diodo Schottky de ITO/ZnO/AgNW. ......................................... 93 Figura 49 – Curvas de I-V para o diodo formado por ITO/ZnO/AgNW. Curvas referentes à cinco eletrodos diferentes de um mesmo substrato, sendo (a) antes e (b) depois de um tratamento térmico à 200 ºC no escuro por 30 min. (c) Comparação entre as curvas médias com barras de erro, das quais foram extraídos os parâmetros do diodo, sendo RR a razão de retificação. .......................................... 95 Figura 50 – Curvas de Ri = dV/dI × V (Lei de Ohm) calculadas a partir das curvas médias de I-V da Figura 49, para os diodos (a) antes e (b) depois do tratamento térmico. As linhas vermelhas tracejadas destacam os valores da resistência em paralelo (Rp), obtidos a partir da condutância (Gp = 1/Rp) das curvas apresentadas nos respectivos insets. .......................................................................................... 96 Figura 51 - Curvas de corrente e inclinação diferencial (I-V e α-V) referentes à polarização direta dos diodos de ITO/ZnO/AgNW, sendo (a) antes e (b) depois do tratamento térmico. Os dados de I-V são os mesmos já apresentados na Figura 49c. A partir das curvas de α-V, são calculados os parâmetros Rserie, n e Øb. .................................................................................................................................................... 97 Figura 52 - Grupo de parâmetros dependentes da voltagem para os diodos antes e depois do tratamento térmico, calculados a partir do gráfico de α-V pelo método de Mikhelashvili: (a) Rserie; (b-c) fator de idealidade n; (d) corrente de saturação (ISAT); e (e) variação da altura da barreira ΔØb. ...................... 98 Figura 53 - Valores de Rserie, n e Øb já apresentados nas Tabela 10 e Tabela 11, calculados a partir dos métodos complementares de Werner e Cheung para os diodos de ITO/ZnO/AgNW. ........................ 101 Figura 54 – Diagrama do (a) diodo e do (b) transistor vertical com as respectivas conexões elétricas. (c) Curvas de saída referente ao transistor vertical ilustrado no diagrama, com VGATE variando entre 0 e 1,0 V. A linha pontilhada vermelha representa a curva de I-V do diodo utilizado como base. (d) Corrente de fuga correspondente através do eletrólito. ...................................................................................... 103 Figura 55 – Gráficos obtidos a partir das curvas de saída para o transistor vertical: (a) gráfico de α-V obtido a partir das curvas de (IDS – IGATE). A curva de círculos vermelhos representa o comportamento padrão para o diodo ITO/ZnO/AgNW. Grupo de parâmetros dependentes da voltagem calculados a partir das curvas de α-V para 0,5 VGATE e 1,0 VGATE, pelo método de Mikhelashvili: (b) Rserie; (c-d) fator de idealidade n; e (e) corrente de saturação ISAT. ..................................................................................... 104 Figura 56 - Valores de Rserie e n já apresentados nas Tabela 12 e Tabela 13, calculados a partir dos métodos complementares de Werner e Cheung para as curvas de 0,5 e 1,0 VGATE............................. 107 Figura 57 – (a) Diagrama ilustrando a estrutura do transistor, bem como as conexões elétricas utilizadas durante a medida. (b) Curvas de transferência e corrente de fuga para VDS = -1 V. (c) Curva de transferência para VDS = -1 V. Extração dos parâmetros J, VTH, gm/A e SS a partir da curva de transferência: (c) Gráfico de J × VGATE, a partir do qual é calculado o valor de VTH; (d) Gráfico de g/A × VGATE; e (e) Gráfico de dVGATE/dLog(IDS) × VGATE, a partir do qual calcula-se o valor de SS. 108 Figura 58 - Curvas de saída referentes ao transistor eletrolítico vertical de ZnO sob duas condições de polarização: (a-b) com o eletrodo de ITO aterrado; e (c-d) com o eletrodo de AgNW aterrado. A curva pontilhada em azul representa o comportamento I-V o dispositivo medido no modo diodo Schottky. ............................................................................................................................................................. 113 Figura 59 - Curvas de transferência referentes ao transistor eletrolítico vertical de ZnO sob duas condições de polarização: (a-c) com o eletrodo de ITO aterrado; e (d-f) com o eletrodo de AgNW aterrado. As medidas foram obtidas para VDS = ±1 e VDS = ±0,1. ...................................................... 115 Figura 60 - Comparação entre (a) as curvas de transferência obtidas no transistor eletrolítico vertical ao aterrar o eletrodo de ITO ou de AgNW para VDS = ±1 V; e (b) mesmas curvas após transladar em 1 V apenas a curva referente ao AgNW (azul) para a esquerda. ................................................................ 117 Figura 61 - Diagrama do diodo Schottky ZnO depositado por spray pirólise como camada ativa e AgNW depositado por spray como eletrodo permeável. ................................................................................. 136 Figura 62 - Gráficos de G/I × G (Plot A) obtidos a partir dos dados de I-V da Figura 49 para o diodo ITO/ZnO/AgNW: (a) antes e (b) depois do tratamento térmico. Tais gráficos são úteis para determinação de Rserie e n pelo método de Werner. As linhas vermelhas são referentes aos ajustes lineares, que resultam nas equações da reta apresentadas na parte superior de cada gráfico. ................................................. 136 Figura 63 - Gráficos de I/G × I (Plot C) obtidos a partir dos dados de I-V da Figura 49 para o diodo ITO/ZnO/AgNW: (a) antes e (b) depois do tratamento térmico. Tais gráficos são úteis para determinação de Rserie e n pelo método de Werner. As linhas vermelhas são referentes aos ajustes lineares, que resultam nas equações da reta apresentadas na parte superior de cada gráfico. ................................................. 137 Figura 64 - Gráficos da função H(I) de Cheung em função da corrente obtidos a partir dos valores de n calculados por meio do Plot A: (a) antes e (b) depois do tratamento térmico. Obtêm-se os valores de Rserie e Ø𝑏 por meio dos ajustes lineares (linhas vermelhas). .............................................................. 138 Figura 65 - Gráficos da função H(I) de Cheung em função da corrente obtidos a partir dos valores de n calculados por meio do Plot C: (a) antes e (b) depois do tratamento térmico. Obtêm-se os valores de Rserie e Ø𝑏 por meio dos ajustes lineares (linhas vermelhas). .............................................................. 138 Figura 66 - Diagrama do SB-EG-VFET obtido ao posicionar o eletrólito sobre o diodo de ITO/ZnO/AgNW. A camada ativa de ZnO foi depositada por spray pirólise e eletrodo intermediário de AgNW depositado por spray como eletrodo permeável. .................................................................... 139 Figura 67 - Gráficos de G/I × G (Plot A) obtidos a partir dos dados de I-V da Figura 54 para o SB-EG- VFET, com VGATE igual a (a) 1,0 V e (b) 0,5 V. Tais gráficos são úteis para determinação de Rserie e n pelo método de Werner. As linhas vermelhas são referentes aos ajustes lineares, que resultam nas equações da reta apresentadas na parte superior de cada gráfico. ....................................................... 139 Figura 68 - Gráficos de I/G × I (Plot C) obtidos a partir dos dados de I-V da Figura 54 para o para o SB-EG-VFET, com VGATE igual a (a) 1,0 V e (b) 0,5 V. Tais gráficos são úteis para determinação de Rserie e n pelo método de Werner. As linhas vermelhas são referentes aos ajustes lineares, que resultam nas equações da reta apresentadas na parte superior de cada gráfico. ................................................. 140 Figura 69 - Gráficos da função H(I) de Cheung em função da corrente obtidos a partir dos valores de n calculados por meio do Plot A com VGATE igual a (a) 1,0 V e (b) 0,5 V. Obtêm-se os valores de Rserie e Ø𝑏 por meio dos ajustes lineares (linhas vermelhas). .......................................................................... 141 Figura 70 - Gráficos da função H(I) de Cheung em função da corrente obtidos a partir dos valores de n calculados por meio do Plot C com VGATE igual a (a) 1,0 V e (b) 0,5 V. Obtêm-se os valores de Rserie e Ø𝑏 por meio dos ajustes lineares (linhas vermelhas). .......................................................................... 141 Figura 71 - (a) Curvas de saída referente ao transistor vertical com gate de ITO ilustrado no diagrama, com VGATE variando entre 0 e 1,25 V. A linha pontilhada azul representa a curva de I-V medida no modo diodo utilizado como um valor de referência. (b) Corrente de fuga correspondente. ......................... 142 Figura 72 - (a) Curvas de transferência referente ao transistor vertical com gate de ITO ilustrado no diagrama, para diferentes valores de VDS. (b) Corrente de fuga correspondente. ............................... 143 Figura 73 - Curvas de transferência para o mesmo transistor utilizando ITO como eletrodo de gate e com duas conexões diferentes, conforme ilustrado nos diagramas. (a) ITO da base aterrado e (b) com o eletrodo intermediário de AgNW aterrado. ......................................................................................... 144 Figura 74 - Curvas de transferência para o mesmo transistor utilizando grafite como eletrodo de gate e com duas conexões diferentes, conforme ilustrado nos diagramas. (a) ITO da base aterrado e (b) com o eletrodo intermediário de AgNW aterrado. ......................................................................................... 145 Figura 75 – Curvas de transferência para o dispositivo ilustrado no inset, com eletrodo de ITO da base aterrado e gate de Au. (a) Curva com VDS = -1 V; (b) degradação de IDS para VDS = 1 V; e (c) curva para VDS = -1 V após a degradação do dispositivo. .................................................................................... 146 Figura 76 – Imagem de MEV dos AgNW depositados por spray. (a) Imagem da fronteira dentre duas regiões da amostra. (b) Imagem que destaca os AgNW não tiveram contato com o eletrólito. (c) Imagem que destaca os AgNW que tiveram contato direto com o eletrólito. ................................................... 147 Figura 77 – Curvas de transferência para VDS = -1 V. (a) Degradação de IDS com sucessivo estresse de voltagem. (b) Comportamento de IDS após incidência de radiação UV (365 nm). .............................. 148 Lista de tabelas Tabela 1 – Resumo das informações que estão descritas nos itens 3.3.1 e 3.3.2, referentes aos parâmetros de deposição por spray para os diferentes materiais utilizados no estudo. Encontra-se abaixo os materiais e solventes utilizados, a velocidade de deslocamento do aerógrafo durante a deposição, distância entre o aerógrafo e o substrato, fluxo de ar controlado, temperatura do substrato durante a deposição e tratamento térmico pós-deposição. ........................................................................................................ 51 Tabela 2 – Principais parâmetros dos filmes de PEDOT:PSS com 4 camadas depositadas por spray sobre substrato de quartzo. Os parâmetros resistência de folha, espessura e condutividade foram determinados antes e depois do tratamento com cossolvente dos filmes de PEDOT:PSS. ................... 64 Tabela 3 – Parâmetros calculados referentes aos diodos de PEDOT/ZnO-NP/Al, onde os Rserie, Gp e Rp foram extraídos a partir das curvas de Ri × V apresentadas na Figura 30, RR é a razão de retificação visível na Figura 29, e Rs é a resistência de folha do filme de PEDOT:PSS utilizado como eletrodo inferior. .................................................................................................................................................. 71 Tabela 4 – Valores de Rserie e n calculados pelo método de Werner para os diodos de PEDOT/ZnO- NP/Al a partir dos gráficos apresentados na Figura 34. ....................................................................... 76 Tabela 5 – Valores de Rserie e Ø𝑏 calculados por meio da função H(I) de Cheung, para os diodos de PEDOT/ZnO-NP/Al. Tais valores foram calculados utilizando os valores de n previamente calculados pelo método de Werner. ........................................................................................................................ 78 Tabela 6 – Valores médios das figuras de mérito de 12 EGT de ZnO-NP depositados por spray, que inclui VTH, mobilidade calculada considerando-se Ci ~20 µF cm-2, razão ION/IOFF e histerese entre os sentidos de varredura de VGATE para IDS = 1 µA. .................................................................................. 81 Tabela 7 – Principais parâmetros extraídos diretamente das curvas de capacitância e ângulo de fase (Figura 41), referentes aos quatro diferentes capacitores. .................................................................... 87 Tabela 8 – Resumo dos principais parâmetros para EGTs de ZnO. São comparados os parâmetros dos EGTs com gate de folha de Al revestida de Au apresentados aqui, com alguns dispositivos reportados na literatura32,37,38,40,41. ........................................................................................................................... 93 Tabela 9 - Valores calculados para a condutância (Gp), resistência em paralelo (Rp), resistência em série (Rserie) e razão de retificação (RR) a partir das curvas de Ri × V apresentadas na Figura 50, referentes aos diodos de ITO/ZnO/AgNW. ........................................................................................................... 96 Tabela 10 - Valores de Rserie e n calculados pelo método de Werner para os diodos de ITO/ZnO/AgNW a partir dos gráficos apresentados no Apêndice I. Ressalta-se que, pela similaridade de valores entre o Plot C e o Plot de Cheung, optou-se por omitir os gráficos de dV/dln(I). .......................................... 100 Tabela 11 - Valores de Rserie e Øb calculados por meio da função H(I) de Cheung, para os diodos de ITO/ZnO/AgNW. Tais valores foram calculados utilizando os valores de n previamente calculados pelo método de Werner. Os gráficos são apresentados no Apêndice I. ...................................................... 100 Tabela 12 - Valores de Rserie e n calculados pelo método de Werner para as curvas de 0,5 e 1,0 VGATE a partir dos gráficos apresentados no Apêndice I. Ressalta-se que, pela similaridade de valores entre o Plot C e o Plot de Cheung, optou-se por omitir os gráficos de dV/dln(I). .................................................. 105 Tabela 13 - Valores de Rserie e Øb calculados por meio da função H(I) de Cheung, para as curvas de 0,5 e 1,0 VGATE. Tais valores foram calculados utilizando os valores de n previamente calculados pelo método de Werner. Os gráficos são apresentados no Apêndice I. ...................................................... 106 Tabela 14 – Resumo dos principais parâmetros para os EGTs planar e vertical de ZnO. São comparados os valores calculados para os dispositivos apresentados na presente tese com valores para dispositivos compatíveis reportados na literatura32,37,38,40,41,46,62,63. .......................................................................... 110 Tabela 15 - Principais parâmetros calculados para o transistor vertical de ZnO nas situações de polarização nas quais os eletrodos de ITO ou AgNW senão aterrados. Além disso, para cada condição, foram calculados os valores para VDS = ±1 V e VDS = ±0,1 V. ........................................................... 116 Tabela 16 - Parâmetros de quatro diferentes diodos Schottky utilizando ZnO depositado por spray desenvolvidos no LaDSOr. ................................................................................................................. 122 Lista de abreviações e siglas LaDSOr – Laboratório de dispositivos e sensores orgânicos, liderado pelo Prof. Dr. Neri alves ZnO - óxido de zinco ZnO-NP - nanopartículas de óxido de zinco P3HT - poli(3-hexiltiofeno) Au - ouro Al - alumínio Sn - estanho ITO - óxido de estanho e índio AgNW - nanofios de prata DC – corrente contínua AC – corrente alternada SMU – unidades de fonte e medição PEDOT:PSS - poly(3,4-ethylenedioxythiophene) polystyrene sulfonate OFET - organic field effect transistor TFT - thin-film transistor EGT - electrolyte-gated transistor ECT - electrochemical transistor EDLT - electric-double-layer transistor VOFET - vertical organic field-effect transistor SB-VFET - transistor vertical de efeito de campo e barreira Schottky EG-SB-VFET - SB-VFET com componente eletrolítico P(VDF-HFP) - poli(fluoreto vinilideno-co-hexafluoropropileno) [EMI][TFSA] - 1-etil-3-metilimidazólio bis(trifluorometilsulfonil)amida SCLC - space-charge limited current PBS - positive-bias stress PBTS - positive-bias temperature stress Lista de símbolos q - carga elementar Q - carga do capacitor L - comprimento do canal de um TFT W - largura do canal de um TFT d - espessura do filme Vi - potencial de built-in VF - forward voltage VR - reverse voltage χ - afinidade eletrônica Eg – energia de gap EC - energia da banda de condução Ev - energia da banda de valência Øm - função trabalho do metal ØS - função trabalho do semicondutor k - constante de Boltzmann T - temperatura V - voltagem aplicada I - corrente medida I-V - curva corrente em função da voltagem A* - constante de Richardson n - fator de idealidade α - inclinação diferencial Ri - resistência diferencial Rserie - resistência em serie Rs - resistência de folha Rp - resistência de em paralelo RR - razão de retificação ISAT - corrente de saturação H(I) - função de Cheung ΔØb - variação da barreira Øb - altura da barreira Øb0 - altura da barreira sem polarização G - condutância gm - transcondutância gm/W - transcondutância normalizada pela largura do canal gm/A - transcondutância normalizada pela área do eletrodo SS - subthreshold swing µ - mobilidade de saturação Ci - capacitância do isolante ρ - resistividade σ - condutividade VDS - voltagem entre os eletrodos de dreno e fonte VGATE - voltagem aplicada ao gate IDS - corrente medida entre dreno e fonte VTH - voltagem limiar ION/IOFF - razão entre a corrente no estado ligado e desligado Jeff - densidade de corrente efetiva The oldest and strongest emotion of mankind Is fear, and the oldest and strongest kind of Fear is fear for the unknown. H. P. Lovecraft Sumário 1. Introdução .......................................................................................................................... 1 Motivação ..................................................................................................................... 1 Panorama dos dispositivos ........................................................................................... 4 Objetivos .................................................................................................................... 11 2. Fundamentos teóricos ..................................................................................................... 12 Materiais condutores .................................................................................................. 12 Contato metal/semicondutor....................................................................................... 16 2.2.1. Formação da barreira Schottky ......................................................................... 16 2.2.2. Contatos ôhmicos e Schottky para o ZnO......................................................... 21 2.2.3. Diodo Schottky e determinação dos parâmetros ............................................... 22 Transistores de efeito de campo ................................................................................. 30 2.3.1. Transistores eletrolíticos ................................................................................... 34 2.3.2. Transistores verticais de barreira Schottky ....................................................... 38 3. Materiais e métodos ........................................................................................................ 43 Materiais ..................................................................................................................... 43 Deposição por spray ................................................................................................... 44 3.2.1. Sistema homemade de deposição ...................................................................... 45 3.2.2. Spray pirólise do ZnO ....................................................................................... 47 Descrição do preparo das amostras ............................................................................ 49 3.3.1. Filmes de ZnO e PEDOT:PSS .......................................................................... 51 3.3.2. Fabricação dos diodos ....................................................................................... 53 3.3.3. Fabricação dos transistores ............................................................................... 54 Caracterizações elétricas, morfológicas e óticas ........................................................ 55 4. Dispositivos com nanopartículas de ZnO ...................................................................... 59 Caracterização inicial dos filmes ................................................................................ 59 4.1.1. Deposição por spray dos filmes de ZnO-NP e PEDOT:PSS ............................ 59 4.1.2. Caracterização dos filmes de PEDOT:PSS depositados por spray ................... 64 Análise elétrica do diodo PEDOT/ZnO-NP/Al .......................................................... 68 4.2.1. Determinação dos parâmetros pelo método de Mikhelashvili .......................... 71 4.2.2. Determinação dos parâmetros pelos métodos de Werner e Cheung ................. 74 Transistores eletrolíticos (ZnO-NP EGTs) ................................................................. 79 5. Dispositivos com ZnO sintetizado por spray-pirólise .................................................. 82 Transistor eletrolítico ................................................................................................. 82 5.1.1. Caracterizações preliminares ............................................................................ 83 5.1.2. Caracterização do transistor planar ................................................................... 87 Diodos Schottky de ZnO e AgNW ............................................................................. 93 Transistor eletrolítico vertical .................................................................................. 101 5.3.1. Caracterização inicial do transistor vertical .................................................... 102 5.3.2. Comparação entre as polarizações .................................................................. 110 6. Trabalhos correlatos ..................................................................................................... 119 Breve resumo de publicações do Laboratório de Dispositivos e Sensores Orgânicos (LaDSOr) ............................................................................................................................ 119 Trabalhos em desenvolvimento ................................................................................ 122 7. Conclusão e perspectivas .............................................................................................. 125 Referências ............................................................................................................................ 129 Apêndice I: parâmetros extraídos dos gráficos de I-V ...................................................... 136 I.1. Gráficos utilizados no método de Werner e Cheung para os diodos ITO/ZnO/AgNW 136 I.2. Gráficos utilizados para os métodos de Werner e Cheung para as curvas de saída do SB- EG-VFET ........................................................................................................................... 138 Apêndice II: Caracterizações adicionais de SB-EG-VFETs ............................................. 142 II.1. SB-EG-VFETs com gate de ITO e grafite ................................................................. 142 II.2. Estabilidade do vertical .............................................................................................. 145 II.3. Estresse de voltagem e radiação UV .......................................................................... 147 1 1. Introdução Motivação A eletrônica impressa é uma área promissora que propõe contornar algumas limitações existentes na eletrônica do silício, criando novos nichos e aplicações1. As principais vantagens da eletrônica impressa incluem deposições em grandes áreas, baixo custo de implementação, circuitos e sistemas customizáveis e flexibilidade mecânica. O interesse por este ramo da eletrônica tem aumentado rapidamente desde o desenvolvimento do primeiro circuito complexo no final dos anos 1990s envolvendo a fabricação reprodutível de circuitos integrados poliméricos2,3. Atualmente, a demanda por dispositivos impressos com desempenho suficiente para aplicações comerciais exige uma abordagem multidisciplinar que envolve desde a síntese de materiais e o aprimoramento de técnicas de deposição, até o desenvolvimento de dispositivos com novas arquiteturas4. Para a produção de dispositivos por impressão é necessária a otimização ou desenvolvimento de novos materiais semicondutores (orgânicos e inorgânicos) através da melhoria nos processos de dopagem, síntese e avanços nas técnicas de deposição. Os semicondutores orgânicos compõem uma família de materiais que tem sido alvo de intensas pesquisas ao longo das últimas décadas, principalmente a partir da descoberta dos polímeros condutores4,5. A síntese química de semicondutores orgânicos oferece uma grande variedade de materiais solúveis, tanto poliméricos como macromoleculares, e o uso destes na forma de filmes finos é muito atraente para a produção de dispositivos. A possibilidade de materiais orgânicos serem processáveis por solução viabilizou o desenvolvimento da eletrônica impressa. Porém, alguns desafios ainda devem ser superados para que o seu potencial econômico seja amplamente explorado6. Por exemplo, melhorar a estabilidade das propriedades elétricas em 2 atmosfera ambiente, aumentar o desempenho para viabilizar aplicações comerciais e diminuir a variabilidade entre dispositivos. Em paralelo ao desenvolvimento dos semicondutores e condutores orgânicos, os óxidos metálicos semicondutores emergem como materiais alternativos para a eletrônica impressa. Filmes finos de óxidos metálicos também podem ser processados a partir de soluções de precursores orgânicos ou dispersão de nanopartículas, e inclusive incorporam qualidades que faltam aos orgânicos, como por exemplo mobilidade de carga suficientemente alta para uso em displays baseados em diodos orgânicos emissores de luz (OLEDs)6. Assim, na eletrônica impressa, os óxidos metálicos são usados de forma complementar aos semicondutores orgânicos. Entre os óxidos metálicos, o óxido de zinco (ZnO) é um semicondutor tipo-n que tem se destacado devido à sua alta mobilidade de elétrons, largo bang-gap (~3,4 eV) e alta transparência7. Além disso, o ZnO pode ser depositado em diferentes substratos, como silício, plástico, vidro, podendo resultar em dispositivos totalmente transparentes8. A obtenção de ZnO na forma de filme fino pode ser feita por meio de várias técnicas como atomic layer deposition (ALD), sputtering, spincoating, recobrimento por spray, entre outras. As propriedades do filme de ZnO dependem da técnica de deposição utilizada, sendo que cada uma apresenta vantagens e desvantagens que devem ser avaliadas de acordo com o objetivo desejado. Em um cenário no qual as técnicas de impressão são alternativas viáveis para a fabricação de dispositivos eletrônicos9, o processamento por solução do ZnO é particularmente interessante, por exemplo, visando aplicação em transistores de filmes finos (TFTs) transparentes e de baixo custo10. O processamento de semicondutores inorgânicos por solução pode ser dividido em duas categorias10. Na primeira, usa-se o material semicondutor em dispersão na forma de tinta que, após a deposição, resulta em uma camada semicondutora sem a necessidade de tratamentos adicionais. Nesta categoria, inclui-se nanopartículas de óxidos metálicos, nanotubo de carbono, 3 e semicondutores 2D como grafeno e disulfeto de molibdênio. Na segunda, o material semicondutor é obtido a partir da deposição da solução precursora do mesmo. Para isso, é necessário que a deposição seja feita sob temperatura elevada (geralmente superior a 300 ºC) ou que seja aplicada uma etapa de pós-processamento como tratamento térmico, cura na presença de luz, entre outras11. Em geral, as tecnologias de impressão englobam um grupo de técnica de fabricação aditiva, isto é, metodologias que permitem a adição direta de materiais em determinadas superfícies. É necessário esclarecer que alguns autores1,10 fazem distinção entre as expressões “técnicas de processamento por solução” e “técnicas de impressão”, referindo-se à cobertura total de uma superfície e à possiblidade de deposição com resolução sub-milimétrica, respectivamente. Porém, os dois termos serão tratados como sinônimos neste texto. Muitos processos comuns para a deposição de filmes finos em escala de laboratório, como spin-coating, etapas a vácuo e/ou em atmosfera de nitrogênio, não são compatíveis com uma produção em larga escala. Contudo, o revestimento por spray se destaca entre as técnicas de impressão quando há a necessidade de deposição de filmes sobre grandes áreas. Nestes casos, a técnica de deposição de materiais por spray, que é um método de recobrimento de superfícies sem contato direto com o substrato, é ainda mais interessante do que jato de tinta, impressão por gravura, serigrafia, etc12. Entre as vantagens da técnica de deposição por spray inclui-se a possibilidade de deposição de fluidos com diferentes reologias de maneira simples e com baixo custo de implementação, capacidade de deposição em diversos substratos e geometrias, e facilidade para implementação de produção em larga-escala13. Portanto, propõe-se na presente tese o estudo de transistores eletrolíticos verticais baseados em ZnO e nanofio de prata (AgNW) como camadas semicondutora e eletrodo intermediário, respectivamente. O uso de tais materiais obtidos por spray e compondo um transistor eletrolítico vertical resulta em um 4 dispositivo com bom desempenho sem a necessidade de geometrias micrométricas padronizadas com alta resolução. Panorama dos dispositivos Os diodos e transistores são componentes eletrônicos de grande importância do ponto de vista tecnológico, pois estão presente em praticamente todos os circuitos eletrônicos. Além disso, são dispositivos fundamentais do ponto de vista científico, devido à utilidade para a caracterização dos materiais isolantes, semicondutores, condutores e suas interfaces14,15. Será apresentado um panorama sobre diodo Schottky, transistores de filmes finos (TFTs), transistores eletrolíticos (EGTs) e transistores verticais de barreira Schottky (SB-VFET), especialmente os desenvolvidos com camada ativa de ZnO. Além disso, será apresentada a promissora proposta dos transistores eletrolíticos verticais (VETs) e uma breve descrição sobre a pesquisa em transistores verticais no Brasil. Conhecido desde 196816 como um canal semicondutor em transistor, o ZnO se tornou um material muito atraente para o uso em TFTs a partir do início dos anos 2000s devido ao interesse por aplicação em circuitos transparentes17,18. Desde então, observa-se um aumento no número de trabalhos com ZnO em TFTs, o qual não é acompanhado pela quantidade de estudos de ZnO em diodos Schottky19. Nakano et al, por exemplo, reportam a realização de uma junção Schottky de alta qualidade por meio da deposição de Poli(3,4- etilenodioxitiofeno):Poli(estirenosulfonado) (PEDOT:PSS) sobre um substrato de ZnO monocristalino20. Diversos autores apresentam estudos de diodos de ZnO processado por solução. Entre eles, destacam-se: (i) Semple et al que desenvolveram um método para a fabricação de diodos Schottky coplanares com distância nanométrica entre eletrodos (< 20 nm) por meio de uma técnica simples de litografia. Além da inovadora arquitetura coplanar com dois eletrodos 5 assimétricos, o excelente desempenho do diodo é atribuído à formação de um contato Schottky na interface Au/ZnO19,21; (ii) Hernandez-Como et al que utilizaram filmes finos de ZnO, depositado por sputtering de rádio frequência e temperatura máxima de processamento de 80 ºC, para a detecção de UV com uma responsividade de 0,013 A W-1 22; (iii) Vieira et al que desenvolveram diodo com contato Schottky ZnO/PEDOT:PSS depositado por spray, visando aplicação como um sensor de UV barato, simples e altamente responsivo23. Além disso, destaca-se também o desenvolvimento de diodos flexíveis de ZnO/PEDOT:PSS24 e diodos processados por solução com aplicação em alta frequência que competem com os diodos Schottky de rádio frequência no atual estado-da-arte25. O primeiro TFT reportado na literatura foi produzido por Weimer em 1962, que utilizou filme finos de sulfeto de cádmium (CdS) policristalino como semicondutor, depositados sobre os eletrodos de fonte e dreno de ouro, com gate no topo26. Desde então, pesquisadores tentaram aplicar os óxidos semicondutores como canal em TFTs. Porém, apenas a partir de 2003 obtiveram-se dispositivos com desempenho satisfatório o suficiente para mostrar a viabilidade tecnológica de TFTs baseados em óxidos semicondutores. Os estudos de TFTs baseados em filmes policristalinos de ZnO realizados por Hoffman et al27, Carcia et al28 e Masuda et al29, foram os responsáveis por consolidar tal inovação. Outra contribuição relevante foi a aplicação de filmes de ZnO processados por solução30 para o desenvolvimento de TFTs compatíveis com deposições em grandes áreas. Destacam-se os trabalhos de Anthopoulos et al em 2009, cujas camadas de ZnO foram depositadas por spray pirólise com temperaturas entre 200-500 ºC em atmosfera ambiente sobre SiO2, utilizando eletrodos de fonte e dreno de Al6,31. Recentemente, Cho et al reportaram um estudo sobre TFTs estáveis e de alto desempenho para filmes policristalinos de ZnO depositados por spray pirólise, atingindo mobilidade de efeito de campo de ~14,7 cm2 V-1 s-1, razão ION/IOFF de ~109 e subthreshold 6 swing de ~0,49 V dec-1 32. Entre outros exemplos de estudos atuais com TFTs de ZnO depositado por spray pirólise, destaca-se a aplicação de métodos de planejamento de experimentos (DOE) para avaliar o efeito dos vários parâmetros de fabricação por meio de um número reduzido de experimentos33. Além disso, Kumar et al reportam uma comparação entre TFTs de ZnO depositados por sputtering e spray pirólise aplicados à detecção de UV34. Além dos TFTs convencionais como ilustrado na Figura 1a, duas arquiteturas que se destacam são os transistores eletrolíticos (EGTs)† e os transistores verticais de efeito de campo (VFET). Tais arquiteturas se destacam principalmente para contornar as limitações de semicondutores com baixa mobilidade na busca por dispositivos que permitam modular correntes mais elevadas com menores tensões de polarização5,35. Nos EGTs, o dielétrico convencional de um TFT é substituído por eletrólitos, que podem ser de diferentes naturezas, como líquido, gel ou sólido. A alta capacitância, da ordem de 1-10 µF cm-2, devido à formação de dupla camada entre as interfaces gate/eletrólito e eletrólito/semicondutor, é responsável por reduzir a voltagem de operação dos transistores36. Entre o grande número de EGTs encontrados na literatura, destacam-se alguns trabalhos que utilizam ZnO como camada semicondutora. Um tema bastante recorrente é a combinação de EGTs de ZnO e poli(3-hexiltiofeno) (P3HT) para o desenvolvimento de inversores híbridos complementares com baixa voltagem de operação37–39. Também se destacam os estudos de EGTs a base de ZnO usando substratos flexíveis. Por exemplo, Carvalho et al reportam um EGT de ZnO totalmente impresso sobre papel. Enquanto os EGTs depositados sobre vidro com tratamento térmico a 350 ºC atingiram mobilidade > 5 cm2 V-1 s-1, a otimização das tintas de ZnO permitiu o desenvolvimento do dispositivo sobre papel (150 ºC) com mobilidade de † A sigla EGT refere-se ao termo electrolyte-gated transistor. Optamos por utilizar o termo “transistor eletrolítico” ao longo do texto. Com essa simplificação da nomenclatura, buscamos contornar as dificuldades com a tradução e a coerência com o significado do termo em português. 7 0,07 cm2 V-1 s-1 40. Bidoky et al propõem um processo fácil de alta resolução para a fabricação de EGTs e inversores usando um gel iônico depositado por serigrafia. Os dispositivos atingiram mobilidade > 2 cm2 V-1 s-1, ION/IOFF > 105 e transcondutância normalizada de 20 S m-1 41. Os VFETs são transistores cuja a estrutura é constituída de várias camadas nanométricas, que são empilhadas de forma que o filme semicondutor seja posicionado entre os eletrodos de fonte e dreno. Assim, o comprimento do canal (L) do dispositivo é definido pela espessura da camada semicondutora, tipicamente da ordem de poucos nanômetros. Em contraste com o TFT convencional ilustrado na Figura 1a, a estrutura pioneira proposta por Ma e Yang em 200442 permite a produção de canais em escala nanométrica a partir de técnicas simples, compatíveis com a proposta da eletrônica impressa. Como sintetizado por Kleemann et al43, existem várias estruturas de transistores verticais disponíveis. Optamos por focar na estrutura utilizada no presente estudo, ou seja, no VFET com barreira Schottky (SB-VFET) com gate no topo conforme ilustrado nas Figura 1b-c. Figura 1 – (a) Estrutura padrão de um TFT com gate na base, na qual os eletrodos de fonte e dreno são coplanares, adaptada de 44. (b) SB-FET com gate no topo, no qual os eletrodos de fonte e dreno são empilhados verticalmente. Para ambos, o comprimento do canal é indicado por L. (c) Vista lateral do SB-VFET, útil para ilustrar que tal estrutura é composta pelo empilhamento de um capacitor e um diodo. Figuras (b) e (c) adaptadas de 45. O SB-VFET é composto por duas partes: capacitor, formado pela camada dielétrica entre o eletrodo de gate e o eletrodo intermediário; e diodo, formado pela camada semicondutora entre o eletrodo intermediário e o eletrodo de dreno. Como ilustrado pela Figura 1c, as duas partes são conectadas pelo eletrodo intermediário. Como será aprofundado no item 2.3.2, o eletrodo intermediário é o principal parâmetro estrutural, pois é necessário reunir as 8 características de permeabilidade ao campo elétrico de gate e condutividade suficientemente alta para utilização como eletrodo. Algumas abordagens são encontradas na literatura para atingir essa condição, por exemplo o uso de nanotubo de carbono44,46, estrutura de grade obtida por patterning47–49, eletrodo de estanho evaporado em condições específicas50,51, ou o uso de nanofios metálicos45,52. Ressalta-se que as contribuições dos pesquisadores Rinzler et al44,46,53 e Tessler et al47,49,54 ao longo da última década destacam-se como os estudos mais consistentes e esclarecedores sobre o tema. No contexto nacional, existem alguns grupos de pesquisa que estudam transistores verticais. O pioneiro desta área no Brasil foi o Prof. Dr. Ivo Hümmelgen‡ (UFPR, Curitiba), que desde 2011 publicou diversos artigos relevantes sobre o assunto50,55,56. Além disso, contribuiu de forma direta ou indireta com todos os outros grupos nacionais que estudam o assunto. Nosso interesse pelo tema se iniciou no projeto de mestrado em 2014 (proc. FAPESP 2013/26973-5). O estudo resultou na publicação de um artigo sobre VFET utilizando P3HT como semicondutor e eletrodo permeável de estanho51. Além do atual projeto de doutorado (proc. FAPESP 2018/02037-2), outro projeto de doutorado do pesquisador Douglas Vieira (proc. FAPESP 2020/12282-4) visa expandir os estudos que aqui foram iniciados. O pesquisador Dr. Luiz G.S. Albano, então aluno de doutorado sob orientação do Prof. Dr. Carlos Graeff (Unesp/Bauru), publicou um estudo utilizando AgNW como eletrodo permeável e C60 como semicondutor tipo-n52. O pesquisador Dr. Ali Nawaz, ex-aluno de doutorado do Prof. Ivo, conduziu um projeto em conjunto com o Prof. Dr. Carlos Bufon (LNNano/CNPEM - Campinas), que resultou em um estudo bastante sofisticado sobre o uso de nanomembranas em transistores verticais orgânicos57. Entre os trabalhos recentes mais relevantes para o tema da ‡ Em nome do Laboratório de Dispositivos e Sensores Orgânicos (LaDSOr), presto aqui homenagem póstumas ao Prof. Ivo e agradeço todo o apoio e incentivo recebido dele no início de nossos estudos com VFETs. 9 presente tese, destaca-se a proposta da Profª. Drª. Keli Seidel (UTFPR/Curitiba) para a fabricação de transistores eletrolíticos verticais, que incluem os modos de funcionamento por efeito de campo e/ou eletroquímico58. Atualmente, existem poucos estudos que combinam de forma promissora as abordagens dos EGTs e SB-VFET em uma mesma estrutura58–60. Por exemplo, Lenz et al demonstraram uma estrutura baseada em um transistor vertical que tornam viáveis EGTs de alta potência com correntes de até 3 MA cm-2 utilizando semicondutores orgânicos. Os autores afirmam que a introdução do eletrólito aos VFETs melhora o desempenho do dispositivo quando comparado tanto aos TFTs padrões quanto a outros VFETs61. Luan et al reportaram um EGT orgânico com arquitetura vertical, usando poli(3-hexiltiofeno) como semicondutor e filme fino de prata como eletrodo poroso, atingindo densidade de corrente de 10 mA cm-2 no estado ligado62. Ji et al propõem uma estratégia para a realização de TFTs baseados em estruturas verticais, atingindo 248 mA cm-2 e 541 mA cm-2 para o semicondutor puro e dopado, respectivamente, valores superiores aos TFTs convencionais63. Os estudos recentes citados acima são exemplos da combinação entre EGT e SB-VFET, que será referida ao longo do texto como transistor eletrolítico vertical (EG-SB-VFET). Ressalta-se que, além de ainda não ser completamente explorada, tal abordagem é inovadora e apresenta grande potencial. A proposta da presente tese está inserida no contexto atual descrito acima, tanto no aspecto dos materiais quanto da arquitetura dos dispositivos e da técnica de produção. Apresenta-se no Capítulo 2 uma revisão sobre os fundamentos teóricos relevantes para a discussão dos resultados. No Capítulo 3 são apresentados os materiais e métodos para a deposição das camadas, fabricação dos dispositivos e caracterização dos mesmos. Os resultados são apresentados e discutidos nos Capítulos 4 e 5. No Capítulo 6 são descritos estudos adicionais de ZnO desenvolvidos no LaDSOr categorizados entre artigos já publicados e em fase de submissão. 10 Especificamente sobre os resultados, apresenta-se no Capítulo 4 um estudo sobre os dispositivos utilizando filmes de ZnO obtidos a partir da deposição por spray de uma dispersão de nanopartículas de ZnO (ZnO-NP) como camada ativa em diodos e EGTs. Foram explorados os efeitos de um tratamento realizado no filme de PEDOT:PSS e a utilização do filme tratado na formação de uma barreira Schottky com o ZnO-NP. Além disso, com a estrutura PEDOT:PSS/ZnO-NP/Al, foi possível relacionar os principais parâmetros do diodo Schottky com as características do eletrodo de PEDOT:PSS. O estudo de diodo deste capítulo é importante para definir o protocolo para a análise detalhada dos dados de I-V por meio dos métodos de Mikhelashvili64, Werner65 e Cheung66. Encerra-se o Capítulo 4 com a apresentação do desempenho de EGTs utilizando ZnO-NP como camada ativa. Os dispositivos exibiram desempenho satisfatório considerando o processo baixo-custo de fabricação por solução em baixa temperatura e caracterização em condição ambiente. Os estudos apresentados no Capítulo 5 são referentes aos resultados obtidos com os filmes de ZnO obtidos a partir do processo de spray pirólise do acetato de zinco dihidratado em álcool isopropílico aplicados como camada ativa em EGTs, diodo Schottky e em transistores verticais eletrolíticos. O EGT de ZnO é um dispositivo importante para servir como padrão, pois já existem publicações semelhantes na literatura41,67. Para a avalição do EGT padrão, é apresentada uma caracterização básica tanto do filme semicondutor de ZnO depositado por spray pirólise quanto do eletrólito utilizado. A caraterização dos EGTs possibilitou o cálculo de parâmetros como mobilidade, transcondutância e subthreshold swing. São apresentados também os resultados diretamente relacionados à proposta de desenvolvimento de um transistor vertical, cuja camada ativa (ZnO) e eletrodo permeável (AgNW) são depositados por spray. Para a caracterização do EG-SB-VFET através das curvas de saída, utilizou-se o protocolo de análise de diodos apresentado no Capítulo 4. Por meio da curva de transferência, calculou-se os valores de densidade de corrente, transcondutância e subthreshold swing, que foram 11 comparados com o EGT padrão do Capítulo 4. Por fim, comparou-se o desempenho do EG- SB-VFET ao utilizar duas condições de polarização dos eletrodos, isto é, aterrando-se o eletrodo de óxido de estanho e índio (ITO) ou o eletrodo intermediário de AgNW. Entre as diferenças encontradas, destaca-se o comportamento similar a um diodo ao aterrar o eletrodo de ITO e de transistor ao aterrar o eletrodo intermediário de AgNW. Objetivos O principal objetivo é o estudo de transistores eletrolíticos verticais utilizando óxido de zinco (ZnO) e a técnica de deposição de filmes por spray, ambos compatíveis com a eletrônica impressa. Os objetivos específicos incluem: • Obter contato Schottky por spray, utilizando PEDOT:SS e ZnO-NP visando aplicação em diodo; • Caracterizar o EGT com camada ativa de ZnO-NP obtido por spray como semicondutor; • Estudar o EGT padrão utilizando ZnO obtido por spray pirólise como semicondutor; • Desenvolver diodos Schottky com estrutura ITO/ZnO/AgNW utilizando ZnO obtido por spray pirólise; • Desenvolver e caracterizar os EG-SB-VFETs, aplicando os métodos definidos nos itens anteriores. 12 2. Fundamentos teóricos Materiais condutores Eletrodos transparentes são necessários em vários dispositivos optoeletrônicos. A categoria de materiais mais utilizada para esta finalidade é a dos óxidos transparentes condutores, entre os quais se destaca o óxido de índio e estanho (ITO). Porém, o ITO apresenta problemas devido principalmente à escassez do índio (resultando em grandes variações de preços) e à limitação de aplicação (devido à sua fragilidade mecânica) 68. Entre os materiais da próxima geração que são apresentados como alternativa ao ITO, destacam-se os polímeros condutores e nanoestruturas como os nanofios. Ressalta-se que os estudos encontrados na literatura relacionados à necessidade de eletrodos transparentes se aplicam principalmente para OLEDs e dispositivos fotovoltaicos. Porém, como esclarecido por Ben-Sasson e Tessler45,49, a transparência ótica devido a perfurações (poros) na camada é uma característica macroscópica que indica a condição de permeabilidade ao campo elétrico, necessária para a utilização da camada condutora como eletrodo intermediário em SB-VFETs. Os metais são materiais altamente reflexivos na faixa do espectro visível. Uma forma de obter eletrodos metálicos transparentes é substituir os filmes contínuos e homogêneos por redes de nanofios metálicos. De forma análoga às grades metálicas, a transparência é devida aos espaços não preenchidos entre os nanofios. Em relação às grades metálicas convencionais, uma camada condutora formada por nanofios pode ser obtida com maior simplicidade, principalmente quando é formada por uma rede de nanofios com orientações aleatórias68. A chave para esta tecnologia é a síntese de nanofios de pequeno diâmetro (40-200 nm), longos (1- 20 µm), lisos e altamente puros. Devido à alta condutividade da prata, os nanofios de prata (AgNWs) possuem um grande potencial para a aplicação como eletrodo transparente69. Os AgNWs normalmente são 13 sintetizados pela redução do nitrato de prata na presença de polivinilpirrolidona (PVP) em etileno glicol. Após a deposição dos AgNW sobre um substrato, é necessária uma etapa de tratamento térmico para remover o resíduo de PVP, estabelecendo um contato físico eficiente para o fluxo de corrente entre os nanofios70. Dentre os polímeros condutores, o PEDOT:PSS é o material mais bem sucedido em termos de aplicações comerciais. A história sobre a criação do PEDOT é cuidadosamente detalha por Elschner et al, em especial no capítulo 471. De forma resumida, a aplicação da patente do PEDOT (DE3813589A1)72, foi apresentada por Friedrich Jonas, Gerhard Heywang e Werner Schimidtberg (Bayer AG) em 1988. Apenas uma semana depois, os inventores solicitaram outra patente (DE3814730A1)73 sobre o uso de PEDOT em capacitores. Em tais patentes, utilizou-se a síntese por polimerização oxidativa. Após isso, desenvolveu-se o processo eletroquímico para a síntese do PEDOT, sendo aplicado como patente no final de 1988 (DE3843412A1)74 como uma extensão da patente fundamental. As pesquisas sobre como tornar o PEDOT mais facilmente processável resultaram na formação do complexo de PEDOT:PSS. O processo de fabricação e uso como agente antiestático e material fotográfico do PEDOT:PSS foram apresentados pela Bayer em patente de 1991 (DE4003720)75. Paralelamente ao desenvolvimento industrial, as primeiras publicações da Bayer relacionadas ao PEDOT em 1991 e 199276,77 incentivaram o início de várias pesquisas no âmbito acadêmico. Desde então, os filmes de PEDOT:PSS (Figura 2) têm sido utilizados tanto como camada transportadora de buracos78 quanto como eletrodos transparentes79. O polímero conjugado PEDOT, que é positivamente dopado, é atraído à um segmento isolante de PSS que é formado por grupos aniônicos sulfonados de contra íons usados para balancear a carga de dopagem80. Assim, o material pode ser suspenso em solução aquosa, facilitando a produção de filmes de PEDOT:PSS por meio de técnicas compatíveis com o processamento por solução, como spin-coating, revestimento por spray e outras81. 14 Figura 2 - Estrutura química do PEDOT:PSS. Adaptado de Shi et al 82. Para obter filmes uniformes a partir de dispersões comerciais de PEDOT:PSS em água, a mesma deve ser ajustada para atender as necessidades específicas de cada técnica de deposição. Após a deposição, a água remanescente dos filmes de PEDOT:PSS pode ser removida mediante aquecimento, incidência de radiação infravermelho, ou por meio de diferença de pressão (vácuo). Geralmente, após o recobrimento do substrato, os filmes finos são secos em placas aquecidas com temperaturas acima de 100 ºC por alguns segundos. Embora seja um material polimérico, uma das vantagens do PEDOT:PSS é sua estabilidade térmica. De acordo com dados analíticos obtidos por termogravimetria (TGA), o material é considerado termicamente estável até a temperatura de 200 ºC83. Devido às propriedades de formação de filme do PSS, os filmes de PEDOT:PSS são amorfos84. Não há evidências para regimes cristalinos, exceto por ordem estrutural de curto alcance, mesmo para filmes com condutividade aprimorada85. O oposto ocorre com os filmes de PEDOT quimicamente polimerizado in situ, que não contém PSS e exibem ordem cristalina86. Para filmes espessos e secos, não é observada segregação de fase entre o PEDOT e o PSS em escala microscópica. Contudo, separação de fase tem sido observada em filmes finos de PEDOT:PSS depositados por spin-coating. Nesta situação, foi investigado que o PSS segrega na superfície, formando uma fase de 30 a 40 Å rica em PSS83. O espectro vibracional do PEDOT in situ e do PEDOT:PSS tem sido investigado por espectroscopia de infravermelho 15 e Raman, onde bandas bem definidas são atribuídas ao PEDOT (500 a 2000 cm-1). A forma do espectro e a intensidade relativa dos picos depende do nível de oxidação do PEDOT87,88. A forma da banda Raman associada com o estiramento simétrico C=C em 1400 a 1500 cm-1 tem sido utilizada para distinguir entre as formas benzenóide ou quinoide do PEDOT89. O PEDOT:PSS é um polímero intrinsicamente condutor que, em contraste com sólidos iônicos condutores, provém de portadores de cargas livres. Os anéis tiofenos formam um sistema π conjugado, com intensa dopagem tipo-p. O PSS não contribui para o transporte de carga diretamente, mas age como um suporte para manter o PEDOT disperso no meio líquido e prover as propriedades formadoras do filme. Os grupos sulfonados dissociados balanceiam as cargas do PEDOT catiônico formando um sal estável. A condutividade das camadas de PEDOT:PSS é geralmente determinada após a deposição uniforme de filmes finos sobre substratos isolantes. A resistência de folha (Rs) é geralmente obtida por medidas de duas ou quatro pontas, para as quais é recomendado depositar terminações metálicas para assegurar um contato elétrico eficiente. Ressalta-se que contatos de alumínio evaporados em vácuo devem ser evitados no PEDOT:PSS, pois a acidez do PSS oxidará o metal, resultando em uma fina camada isolante de AlOx. Nenhuma corrosão interfacial tem sido observada para outros contatos metálicos no PEDOT:PSS como ouro, prata e outros83. Para obter a resistividade ρ (ou a condutividade σ), é necessário multiplicar Rs pela espessura do filme (d): 𝜌 = 𝜎−1 = 𝑅𝑠. 𝑑. (1) Apesar de todas as vantagens, os filmes de PEDOT:PSS apresentam valores de condutividade menores que 1 S cm-1 quando fabricados a partir de solução aquosa, valor bem menor do que os eletrodos de ITO89. Porém, a condutividade dos filmes de PEDOT:PSS pode ser aprimorada por meio de diferentes tratamentos. Entre os vários métodos que buscam melhorar a condutividade do PEDOT:PSS82, destacam-se dois. O primeiro é a adição de um 16 composto orgânico com alto ponto de ebulição, como o etileno glicol (EG) ou o dimetilsulfóxido (DMSO), na solução aquosa de PEDOT:PSS90. Uma forma similar de aumentar a condutividade é com o tratamento do filme de PEDOT:PSS com tais compostos orgânicos. O segundo é o tratamento do filme com um cossolvente de água e metanol (solvente de baixo ponto de ebulição), que foi o método utilizado no estudo apresentado no item 4.1. Neste caso, o aumento da condutividade é atribuído ao efeito do cossolvente na solvatação preferencial das cadeias de PEDOT e PSS. Enquanto o metanol solvata preferencialmente o PEDOT hidrofóbico, a água solvata o PSSH hidrofílico91. Contato metal/semicondutor 2.2.1. Formação da barreira Schottky Uma junção metal-semicondutor é retificadora quando o contato apresenta barreira de potencial. O primeiro passo importante em direção ao entendimento da ação retificadora do contato metal-semicondutor foi realizado por Schottky para uma barreira de potencial na interface entre eles. Na sequência, Schottky e Mott92 explicaram o mecanismo de formação da barreira e também propuseram modelos para o cálculo da sua altura e do seu formato. Outro avanço significante no entendimento dos contatos de barreira Schottky foi feito durante a Segunda Guerra Mundial, quando Bethe93 propôs a emissão termiônica como meio de transporte de corrente sobre esta barreira. Os detalhes a seguir sobre a formação da barreira são baseados no livro Metal Semiconductor Schottky Barrier Junctions and their Application94. A barreira de potencial, formada quando um metal é posto em contato com um semicondutor, surge da separação de cargas na interface metal-semicondutor, de forma que uma região de alta resistência desprovida de portadores móveis é criada no semicondutor. De acordo com o modelo de Mott-Schottky, tal barreira é resultado da diferença entre a função trabalho 17 do metal e a afinidade eletrônica do semicondutor. Na Figura 3a, é ilustrado o diagrama de banda antes do contato de um metal com função trabalho Øm e um semicondutor tipo-n de função trabalho ØS, e afinidade eletrônica χs, sendo Øm > χs. A função trabalho do metal é definida como a quantidade de energia necessária para promover um elétron do nível de Fermi para o nível do vácuo. O nível de vácuo é o nível de energia de um elétron fora do metal com energia cinética zero, que é usado como nível de referência na Figura 3. A função trabalho do semicondutor é definida de forma similar e é uma quantidade que varia com a distância da interface, pois o nível de Fermi no semicondutor varia com a dopagem. A afinidade eletrônica χs é um parâmetro importante que não depende da dopagem é definida como a diferença de energia entre o nível de vácuo e o limite inferior da banda de condução. Na ilustração da Figura 3a, o semicondutor e o metal estão afastados (sem contato elétrico) e, assim, portadores de carga não são acumulados na interface. Então a estrutura de banda da superfície é a mesma que a do volume, não ocorrendo entortamento da banda nesta condição. Figura 3 - Diagramas de bandas para um semicondutor tipo-n: (a) antes e (b) após a junção entre o metal e o semicondutor. EF é o nível de Fermi, Øm é a função trabalho do metal, ØS é a função trabalho do semicondutor e χs é a afinidade eletrônica do semicondutor. Também estão ilustrados outros parâmetros do semicondutor, como nível de Fermi (EF), banda de condução (EC) e banda de valência (EV), além dos parâmetros da junção, como largura de depleção (W) e potencial built-in (Vi). Figura elaborada pelo autor, baseada em 94. 18 Na Figura 3b é apresentado o diagrama de banda do sistema em equilíbrio após a realização do contato entre o metal e o semicondutor tipo-n. Quando os dois materiais são colocados em contato, elétrons da banda de condução do semicondutor, que estão em um nível de energia maior do que os elétrons do metal, fluem para o metal até que o nível de Fermi nos dois lados se iguale. Como os elétrons saem do semicondutor e entram no metal, a concentração de elétrons livres diminui na região semicondutora próxima à borda. Tal efeito de falta de elétrons é ilustrado pelas cargas positivas (+) na Figura 3b. A borda da banda de condução sofre o entortamento ilustrado na Figura 3b porque a redução na concentração de portadores produz um afastamento entre a borda da banda de condução (Ec) e o nível de Fermi (EF), sendo que EF permanece constante em equilíbrio térmico. Os elétrons da banda de condução que fluem para o metal deixam para trás uma carga positiva, isto é, doadores ionizados, os quais não são móveis. Este processo resulta em uma região no semicondutor com ausência de elétrons móveis, denominada de depleção. Então, uma carga positiva é estabelecida ao longo do semicondutor, próximo à interface e os elétrons que fluíram para o metal formam uma camada fina de carga negativa junto à interface. Consequentemente, um campo elétrico interno é estabelecido em tal interface, com sentido do semicondutor para o metal. Como o bandgap e a afinidade eletrônica do semicondutor não são alterados após estabelecido o contato com o metal, a extremidade da banda de valência Ev será movida de forma paralela à banda de condução (Ec), e o nível de vácuo no semicondutor seguirá a mesma variação que Ec. Então, o grau de entortamento da banda é igual à diferença entre os dois níveis de vácuo, que é igual à diferença entre as funções trabalho. A diferença é dada por 𝑞𝑉𝑖 = (∅𝑚 − ∅𝑠), onde 𝑉𝑖 é denominado potencial built-in da junção. Após atingir o equilíbrio, 𝑞𝑉𝑖 é a barreira de potencial que um elétron encontra ao fluir do semicondutor para o metal através da região de depleção. Contudo, a barreira encontrada a partir do metal em direção ao semicondutor é diferente e é dada por: 19 Ø𝑏 = (Ø𝑚 − 𝜒𝑠), (2) relação que foi proposta de forma independente por Schottky e Mott92, que é comumente denominada de barreira Schottky. Na sequência será explicado porque o contato da Figura 3b é um contato retificador. Na Figura 4a é apresentado o diagrama de bandas de energia em equilíbrio referente ao contato metal-semicondutor. Em equilíbrio, a taxa na qual os elétrons atravessam a barreira do semicondutor para o metal é balanceada pela taxa na qual os elétrons atravessam a barreira na direção oposta, resultando em uma corrente elétrica desprezível. A existência de poucas cargas móveis na região de depleção resulta em uma resistência alta em comparação com a resistência do metal e da região neutra do semicondutor. Assim, a diferença de potencial aplicada externamente é estabelecida majoritariamente na região de depleção do semicondutor. Portanto, uma voltagem externa altera o diagrama de banda de equilíbrio pela mudança da curvatura total das bandas e pela modificação da queda de potencial nesta região de depleção. Figura 4 – Diagrama de bandas de energia de um contato retificador entre um metal e um semicondutor tipo-n. (a) Situação de equilíbrio térmico. (b) Polarização direta e (c) polarização reversa. Neste diagrama, VF refere-se ao potencial aplicado em polarização direta, enquanto VR à polarização reversa. Adaptada de 94. Ao aplicar um potencial negativo (-VF) no volume do semicondutor, conforme ilustrado na Figura 4b, a largura da camada de depleção é reduzida e a diferença do nível de energia Ec entre o volume e a superfície do semicondutor diminui de qVi para q(Vi-VF). De forma complementar, pode-se dizer que a queda de tensão na região de depleção é reduzida de Vi para Vi - VF. A barreira existente para os elétrons no lado semicondutor é reduzida e, assim, 20 o fluxo de elétrons do semicondutor em direção ao metal é maior do que na condição de equilíbrio. Por outro lado, o fluxo de elétrons do metal em direção ao semicondutor não é alterado, pois praticamente não ocorre queda de potencial ao longo do metal, de forma que Øb não é afetada pela voltagem externa. Então, para um potencial negativo aplicado ao volume do semicondutor, existe um fluxo de elétrons do semicondutor para o metal, causando uma corrente elétrica que flui do metal para o semicondutor. Nesta polaridade em que um potencial negativo é aplicado ao volume do semicondutor tipo-n, é dito que a junção está em polarização direta e a corrente aumenta exponencialmente com a voltagem VF. O diagrama de banda para um contato com polarização reversa é apresentado na Figura 4c. Nesta situação, aplica-se uma tensão positiva (VR) no semicondutor e a queda de tensão na região de depleção é aumentada de Vi para Vi + VR. O fluxo de elétrons do semicondutor em direção ao metal é reduzido para valores abaixo do valor de equilíbrio, enquanto o fluxo a partir do lado do metal permanece inalterado. Isso resulta em uma corrente que flui na direção oposta e que é pequena em comparação à corrente em polarização direta. Portanto, o contato metal-semicondutor em discussão é retificador. Em condições reais, porém, a regra de Schottky-Mott para os contatos metal- semicondutor não é estritamente seguida. A Equação 2 mostra que a altura da barreira (Ø𝑏) aumenta linearmente com a função trabalho do metal (Ø𝑚). Porém, a dependência de Ø𝑏 com Ø𝑚 é observada apenas em semicondutores iônicos. Em muitos semicondutores covalentes, a altura da barreira é uma função menos sensível à Ø𝑚 do que é descrito pela Equação 2 sendo, em alguns casos, um parâmetro praticamente independente95. A não dependência da altura da barreira com a função trabalho do metal em semicondutores covalentes foi primeiro explicada por Bardeen96, que notou a importância dos estados superficiais localizados na determinação de Ø𝑏. O modelo de Bardeen assume que existem estados superficiais intrínsecos para o semicondutor que fixam o nível de Fermi na superfície (Fermi level pinning). Assim, são esses 21 estados que determinam a altura da barreira, pois permanecem inalterados mesmo após o contato entre o semicondutor e o metal. 2.2.2. Contatos ôhmicos e Schottky para o ZnO Os contatos elétricos formandos entre um eletrodo (material condutor) e o ZnO é um assunto de grande importância para o desempenho dos dispositivos de ZnO. As propriedades elétricas desses contatos dependem da natureza da superfície do ZnO, da interface entre o eletrodo e o ZnO e dos processos envolvidos durante a formação do contato95. O ZnO é um material que está na fronteira entre os semicondutores iônicos e covalentes, portanto o entendimento e controle das barreiras Schottky para o ZnO são desafiadores, pois a regra de Schottky-Mott não é suficiente para explicá-las. Isto é evidenciado pela grande variação na medida de altura de barreira de um mesmo metal com uma superfície de ZnO. Por exemplo, dada a afinidade eletrônica de ~4,2 eV para o ZnO21, barreiras Schottky com metais nobres como o Au (Ø𝑏 = 4,8 - 5,2 eV) deveriam resultar em barreiras maiores que 1 eV. Porém, os valores encontrados na literatura variam entre 0,6 e 0,8 eV21. Monakhov et al97 mostram que, considerando o ZnO monocristalino, não há uma relação clara entre Ø𝑏 e Ø𝑚. Isto sugere que a condição da superfície do ZnO é o fator decisivo que pode influenciar os estados superficiais, reações na superfície metálica, morfologia, contaminações superficiais e defeitos estruturais. Além disso, atualmente é consenso que os contatos Schottky com melhor desempenho retificador podem ser obtidos pela oxidação da superfície antes da deposição do contato. A dificuldade em formar contato Schottky entre vários metais e o ZnO, como proposto por Allen e Durbin, tem bastante influência das vacâncias de oxigênio na interface metal/ZnO98. Uma solução para a formação do contato Schottky é obter uma superfície rica em oxigênio, pois enquanto as vacâncias de oxigênio são consideradas doadoras para o ZnO, a abundância de oxigênio reduz a concentração de elétrons livres na 22 interface98. Isso faz com que a probabilidade de tunelamento seja reduzida e a retificação de corrente é permitida devido a formação de uma barreira para a injeção de elétrons do metal para a banda de condução do ZnO19. A junção metal-semicondutor resulta em contato ôhmico quando não há barreira efetiva para a injeção dos portadores de carga, de forma que eles são livres para serem injetados ou coletados através do contato95. Para um semicondutor tipo-n, isso significa que a função trabalho do condutor precisa ser próxima ou menor do que a afinidade eletrônica do semicondutor. Por estar na fronteira entre os semicondutores iônicos e covalentes, um contato ôhmico para o ZnO pode ser alcançado, respectivamente: i) pela redução da altura da barreira, aumentando a emissão termiônica; e/ou ii) aumentando a densidade de dopagem superficial, fazendo com que a largura da barreira seja estreita o bastante para permitir o tunelamento dos portadores. A formação de um contato ôhmico para o ZnO tipo-n exclusivamente por emissão termiônica exige que a função trabalho do contato metálico deve ser menor que a afinidade eletrônica do ZnO, como é o caso do Al (4,28 eV). Em geral, a emissão termiônica será dominante em semicondutores com baixa concentração de dopagem, e tunelamento será dominante para alta concentração de dopagem99. Portanto, a formação de contato ôhmico para o ZnO pode ser obtida aumentando a densidade de dopagem superficial100. 2.2.3. Diodo Schottky e determinação dos parâmetros O diodo Schottky é um dispositivo formado por uma camada semicondutora posicionada entre dois eletrodos, que formam junções de duas naturezas distintas. Um eletrodo forma uma junção retificadora que permite a injeção de carga em uma direção preferencial, enquanto bloqueia na direção oposta. O outro forma uma junção ôhmica, da qual resulta uma baixa resistência para a condução de corrente14,101. 23 O comportamento da corrente em função da voltagem (I-V) para um diodo Schottky submetido à uma polarização direta, conforme ilustrado na Figura 5 (curva 1), é explicado pelo modelo de emissão termiônica: 𝐼 = 𝐼𝑆𝐴𝑇 [𝑒𝑥𝑝 ( 𝑞𝑉𝐷 𝑛𝑘𝑇 ) − 1] (3) onde q é a carga elementar, VD a voltagem aplicada no diodo, k a constante de Boltzmann, T a temperatura absoluta e ISAT é a corrente de saturação. O fator n é um parâmetro adimensional denominado fator de idealidade, que é incluído na Equação 3 para abranger os comportamentos não ideais. Para os diodos de silício, o fator de idealidade é próximo de 166,102, enquanto que para o ZnO, o valor pode variar de acordo com características do contato Schottky. Para um diodo Schottky, ISAT é descrita por: 𝐼𝑆𝐴𝑇 = 𝐴𝐴∗𝑇2𝑒𝑥𝑝 ( 𝑞∅𝑏 𝑘𝑇 ). (4) onde A é a área efetiva, A* ( = 36 cm-2 K-2A) é a constante de Richardson para o ZnO20,23 e ∅𝑏 a altura da barreira Schottky do contato retificador. A Equação 3 pode ser generalizada para um diodo real que, conforme ilustrado no inset da Figura 5b, é modelado por um circuito equivalente com uma resistência em paralelo (Rp) e outra resistência em série (Rserie). Então, a Equação 3 pode ser reescrita como: 𝐼 = 𝐴𝐴∗𝑇2𝑒𝑥𝑝 ( 𝑞∅𝑏 𝑘𝑇 ) [𝑒𝑥𝑝 ( 𝑞[𝑉𝐷−𝐼𝑅𝑠𝑒𝑟𝑖𝑒] 𝑛𝑘𝑇 ) − 1] + 𝑉𝐷−𝐼𝑅𝑠𝑒𝑟𝑖𝑒 𝑅𝑝 . (5) A Figura 5a ilustra as três curvas teóricas calculadas a partir da Equação 5, considerando ∅𝑏= 1 eV, n = 1 e T = 300 K, para voltagem variando entre -3 e 3 V. Nesta simulação, a curva 1 foi gerada considerando o caso ideal, onde Rp → ∞ e Rserie = 0. A curva 2, considerando Rp → ∞, porém com uma resistência em série elevada, Rserie = 103 Ω, e a curva 3, considerando a existência de ambas resistências em paralelo e em série, sendo Rp = 109 Ω e Rserie = 103 Ω. A partir das simulações apresentadas, nota-se que as curvas de I-V referente ao 24 diodo Schottky podem ser divididas em três regiões: (i) a região de alta voltagem em polarização direta dominada por Rserie; (ii) a região de baixa voltagem em polarização reversa dominada por Rp; e (iii) a região intermediária, na qual as três curvas coincidem, a qual é a região linear é descrita pelo modelo de emissão termiônica (Equação 3)103. Porém, nos casos reais, muitas vezes não é possível calcular os parâmetros n e ∅𝑏 diretamente, pois essa região linear não é suficientemente ampla. Devido a isso, é necessário aplicar métodos específicos para obter dados confiáveis a partir das curvas de I-V. Figura 5 – Curvas teóricas de (a) I-V, geradas a partir da simulação do circuito apresentado no inset, montado no software LTspice com diferentes valores para resistência em série (Rserie) e resistência em paralelo (Rp). (b) Curva ilustrativa de 𝑅𝑖 = 𝑑𝑉 𝑑𝐼⁄ × 𝑉, calculada a partir das curvas de I-V. As curvas de I-V podem ser apresentadas na forma de Ri × V como mostradas na Figura 5b, as quais são calculadas a partir da aplicação da Lei de Ohm (𝑅𝑖 = 𝑑𝑉 𝑑𝐼⁄ ), sendo Ri denominada resistência diferencial. Para entender a curva de Ri × V presente na Figura 5b, é importante considerar o diagrama do circuito equivalente. Para polarização direta (V > 0), o diodo ideal não oferece resistência ao fluxo de