

PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

“Projeto de um Oscilador Controlado por Corrente com  
Configuração em Anel, Tecnologia CMOS e  
Melhoria no Ruído de Fase”

MARCUS VINICIUS ALVES PEREIRA

**Orientador:** Prof. Dr. Nobuo Oki

Ilha Solteira - SP  
Agosto / 2010

PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

“Projeto de um Oscilador Controlado por Corrente com  
Configuração em Anel, Tecnologia CMOS e  
Melhoria no Ruído de Fase”

MARCUS VINICIUS ALVES PEREIRA

**Orientador:** Prof. Dr. Nobuo Oki

Dissertação apresentada à Faculdade de  
Engenharia - UNESP - Campus de Ilha  
Solteira, para obtenção do título de Mes-  
tre em Engenharia Elétrica.

Área de Conhecimento: Automação.

Ilha Solteira - SP  
Agosto / 2010

## FICHA CATALOGRÁFICA

Elaborada pela Seção Técnica de Aquisição e Tratamento da Informação  
Serviço Técnico de Biblioteca e Documentação da UNESP - Ilha Solteira.

P436p Pereira, Marcus Vinicius Alves.  
Projeto de um oscilador controlado por corrente com configuração em anel, tecnologia CMOS e melhoria no ruído de fase / Marcus Vinicius Alves Pereira.  
-- Ilha Solteira : [s.n.], 2010.  
48 f. : il.

Dissertação (mestrado) - Universidade Estadual Paulista. Faculdade de Engenharia de Ilha Solteira. Área de conhecimento: Automação, 2010.

Orientador: Nobuo Oki

1. Tecnologia CMOS. 2. Osciladores não-lineares. 3. Configuração em anel.  
4. Ruído de fase.



UNIVERSIDADE ESTADUAL PAULISTA  
CAMPUS DE ILHA SOLTEIRA  
FACULDADE DE ENGENHARIA DE ILHA SOLTEIRA

### CERTIFICADO DE APROVAÇÃO

**TÍTULO:** Projeto de um oscilador controlado por corrente com configuração em anel, tecnologia CMOS e melhoria no ruído de fase

**AUTOR:** MARCUS VINICIUS ALVES PEREIRA

**ORIENTADOR:** Prof. Dr. NOBUO OKI

Aprovado como parte das exigências para obtenção do Título de MESTRE em ENGENHARIA ELÉTRICA, Área: AUTOMAÇÃO, pela Comissão Examinadora:

Prof. Dr. NOBUO OKI  
Departamento de Engenharia Elétrica / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. CARLOS ANTONIO ALVES  
Departamento de Engenharia Elétrica / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. FABIANO FRUETT  
Departamento de Semicondutores Instrumentos e Fotônica/ Faculdade de Engenharia Elétrica e de Computação - UNICAMP

Data da realização: 30 de agosto de 2010.

*Aos meus pais, José e Maria, pelo amor incondicional, apoio e confiança. A minha namorada e super amiga Michele, pelo amor e por compreender os meus motivos e me apoiar sempre. Ao meu irmão José Fernando e minha cunhada Renata, pelo apoio e incentivo. A minha sobrinha Heloisa pela alegria, que muitas vezes me contagiou e incentivou. Aos meus avós Florinda, Sebastião (in memoriam), Marina (in memoriam), Ofélia (in memoriam) e Valdenor (in memoriam), por todo apoio e incentivo.*

**DEDICO**

# *Agradecimentos*

A Deus por me fortalecer e me dar sabedoria para transpor os obstáculos e seguir em frente nos momentos mais difíceis da minha caminhada.

Ao Prof. Dr. Nobuo Oki, por ter sido meu mestre e orientador e também pelo acolhimento, paciência e incentivo que contribuíram para o desenvolvimento do meu trabalho, assim como para a minha formação.

Ao Prof. Dr. Ricardo Tokio Higuti, pelo acolhimento junto à faculdade, e ao Dr. Luiz Antonio Perezi Marçal, pela força e incentivo para a realização do mestrado e a todos os demais professores que, de uma maneira ou de outra, contribuíram para a realização deste mestrado.

Aos meus amigos de Laboratório de Pesquisa em Circuitos Integrados, Adriano dos Santos Cardoso, Vlademir de Jesus Silva Oliveira, Flávio Queiroz de Souza, Denis Rogério da Silva, Flavilene da Silva Souza, Marcos Antonio Estremote, Virgílio Fries Muller e demais companheiros, pela sinceridade, ajudas, conselhos, críticas e momentos de descontração.

Aos amigos Carlos Henrique Xavier, Carlos Henrique Esteves de Souza e Fernando Barros Rodrigues, que começaram comigo esta nova etapa da vida e muitas vezes me ajudaram.

Aos meus amigos de pensão e vizinhos, principalmente Clarice Sayumi Kuriyama, Izilda Maria David Hidalgo, Eleusa Maria Lima, pelas ajudas, conselhos e momentos de felicidades e tristezas que passamos juntos.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq), pelo apoio financeiro.

A UNESP pela infra-estrutura oferecida e aos funcionários.

*Os homens caminham pela  
face da Terra em fila indiana.  
Cada um carregando uma sacola na  
frente e outra atrás.  
Na sacola da frente, nós colocamos  
as nossas qualidades.  
Na sacola de trás guardamos  
os nossos defeitos.  
Por isso durante a jornada pela vida,  
mantemos os olhos fixos nas virtudes  
que possuímos, presas em nosso peito.  
Ao mesmo tempo, reparamos  
impiedosamente nas costas do  
companheiro que está adiante, todos  
os defeitos que ele possui.  
Assim nos julgamos melhores que ele, sem  
perceber que a pessoa andando atrás  
de nós, está pensando a mesma coisa a  
nosso respeito.*

**Fila Indiana**

# *Resumo*

Este trabalho apresenta um Oscilador Controlado por Corrente (CCO) com configuração em anel usando tecnologia CMOS, com melhorias na faixa de operação e ruído de fase. O oscilador proposto tem uma faixa de oscilação de 0,0989 GHz a 1,2 GHz com uma corrente de controle com um intervalo de 0,1 mA a 3 mA com uma potência dissipada de 11,8 mW. A arquitetura apresenta uma melhoria na fase de ruído de  $-7$  dBc / Hz em relação a um oscilador em anel de três estágios (VCO), também apresentado neste trabalho. A estrutura proposta é baseada na mudança da entrada de controle do oscilador e também em modificações nas polarizações dos transistor de carga do estágio de atraso. Estas mudanças, além de aumentar a faixa de operação do oscilador e diminuir o efeito do ruído de fase, também reduzem a variação da amplitude do sinal de saída que acontece a medida que a frequência de operação aumenta ou diminui. Simulações realizadas com ambos os osciladores, confirmam os resultados.

**Palavras-chave:** Tecnologia CMOS. Osciladores não-lineares. Configuração em anel. Ruído de fase.

# *Abstract*

This dissertation presents a Current Controlled Oscillator (CCO-*Current-Controlled Oscillator*) at ring configuration using CMOS (*Complementary Metal-Oxide-Semiconductor*) technology, with improvements in operating range and phase noise. The proposed oscillator has an oscillation range of 98.959 MHz to 1.2 GHz with a current control with a range of 0.1 mA to 3 mA with a power dissipation of 11.8 mW. The architecture shows an improvement in phase noise of -7 dBc / Hz when compared with a ring oscillator in three stages (VCO-*Voltage-Controlled Oscillator*), also presented in this paper. The proposed structure is in the change of input control and also in the polarizations of the load transistor stage of delay. These changes, in modifications increase the operations range of the oscillator, reduce the phase noise and minimize the amplitude variation of the output signal when the frequency operation increase or decrease. Simulations with both oscillators and their comparisons confirm these results.

**Keywords:** CMOS technology. Nonlinear oscillators. Ring configuration. Phase noise.

## *Lista de Figuras*

2.1	(a) Espectro de frequência ideal e (b) Espectro de frequência de um oscilador prático . . . . .	9
2.2	Definição do ruído de fase. . . . .	10
2.3	Fontes de ruído de fase. . . . .	11
2.4	Diagrama de blocos de um transceptor. . . . .	13
2.5	Efeito destrutivo típico do ruído de fase em transceptores sem fio (a) Efeito do ruído na fase ao receber o sinal e (b) Efeito de ruído de fase ao transmitir o sinal. . . . .	13
2.6	Diagrama de blocos da função de transferência do oscilador . . . . .	14
2.7	Perda de energia da oscilação em um RLC tanque . . . . .	15
2.8	Perda de energia compensada pela resistência negativa . . . . .	15
2.9	Modelo de resistência negativa . . . . .	15
2.10	Classificação dos VCOs . . . . .	17
2.11	Oscilador LC ressonante conceitual . . . . .	18
2.12	Esquema do oscilador multivibrador conceitual . . . . .	18
2.13	Diagrama de blocos do oscilador em anel . . . . .	19
2.14	Oscilador em anel com único sinal . . . . .	20
2.15	Oscilador com sinal diferencial real . . . . .	21
2.16	Falso diferencial . . . . .	21
2.17	Esquema de frequência de oscilação de um oscilador em anel . . . . .	22
2.18	Controle digital de frequência de operação . . . . .	22
2.19	Controle de corrente de carga . . . . .	23
2.20	Controle de oscilação pela fonte de alimentação . . . . .	24

2.21	Esquema de <i>buffer</i> acoplado ao circuito oscilador . . . . .	24
2.22	Formato da saída do oscilador: (a) não-diferencial e (b) diferencial . . . . .	25
2.23	Exemplo de um oscilador totalmente diferencial . . . . .	26
2.24	Oscilador em anel de múltiplas saídas . . . . .	26
3.1	Topologia do oscilador em anel <i>multi-loop</i> com três estágios. . . . .	27
3.2	Célula de atraso típica com transistores NMOS como entrada secundária. . . . .	28
3.3	Célula de atraso típica com transistores PMOS introduzidos como entrada secundária . . . . .	28
3.4	Célula de atraso usada no projeto. . . . .	29
3.5	Comparação entre oscilador de ciclo único, oscilador de carga ativa PMOS e osciladores em anel com inversor <i>push-pull</i> . . . . .	30
3.6	Bloco da célula de atraso. . . . .	31
3.7	Diagrama de blocos do oscilador controlado por tensão. . . . .	31
3.8	Comparação entre a célula do VCO (a) e a célula do CCO(b) . . . . .	32
3.9	Método de aumento da variação de frequência: (a) Célula do VCO; (b) Célula do VCO . . . . .	33
3.10	Melhoria do ruído de fase: (a) Célula do VCO; (b) Célula do CCO . . . . .	34
3.11	Circuito final da célula de atraso . . . . .	35
4.1	Resultado da simulação da célula de atraso . . . . .	37
4.2	Resultado de simulação ilustrando a relação de fase entre as duas entradas (P+ e S+) e a saída (Vout-). . . . .	38
4.3	Simulação da amplitude do CCO . . . . .	39
4.4	Simulação da amplitude do CCO . . . . .	39
4.5	Curva característica da amplitude do sinal de saída do CCO . . . . .	40
4.6	Mínima frequência de oscilação do CCO . . . . .	41
4.7	Máxima frequência de operação do CCO . . . . .	41
4.8	Frequência de oscilação pela corrente de controle . . . . .	42

4.9	Ruído de fase do VCO . . . . .	43
4.10	Ruído de fase do CCO . . . . .	43

# *Sumário*

<b>1</b>	<b>Introdução</b>	<b>7</b>
<b>2</b>	<b>Osciladores</b>	<b>9</b>
2.1	Ruído de Fase em Osciladores . . . . .	9
2.2	Fontes de Ruído em Osciladores em Anel . . . . .	10
2.2.1	Classificação das Fontes de Ruído . . . . .	10
2.3	Efeitos Destrutivos do Ruído de Fase . . . . .	12
2.4	Introdução a Osciladores . . . . .	14
2.4.1	Osciladores com Realimentação . . . . .	14
2.4.2	Osciladores com Resistência Negativa . . . . .	14
2.5	Osciladores Controlados . . . . .	16
2.5.1	Osciladores Controlados por Tensão . . . . .	17
2.5.2	Tipos de Osciladores Controlados por Tensão . . . . .	17
2.6	Características dos Osciladores em Anel . . . . .	19
2.6.1	Tipo do Sinal do Anel . . . . .	20
2.6.2	Sinal único . . . . .	20
2.6.3	Método de Ajuste . . . . .	21
2.6.4	Formato da Saída . . . . .	24
<b>3</b>	<b>Projeto do Oscilador Controlado por Tensão</b>	<b>27</b>
3.1	Projeto do Oscilador . . . . .	27
3.2	Compensação de Amplitude, Aumento da Variação de Frequência e Redução do Ruído de Fase . . . . .	32

3.2.1	Método de Compensação da Amplitude da Saída do Oscilador . . . . .	32
3.2.2	Método de Aumento da Variação de Frequência na Saída . . . . .	33
3.2.3	Método de Redução do Ruído de Fase . . . . .	34
<b>4</b>	<b>Simulações e Resultados</b>	<b>37</b>
4.1	Resultados Obtidos . . . . .	37
4.1.1	Célula de Atraso . . . . .	37
4.1.2	Controle de Amplitude . . . . .	38
4.1.3	Aumento da Faixa de Operação . . . . .	40
4.1.4	Redução do Ruído de Fase . . . . .	42
4.2	Análise dos Resultados . . . . .	44
<b>5</b>	<b>Conclusão</b>	<b>46</b>
	<b>Referências</b>	<b>47</b>

# 1 *Introdução*

O crescimento explosivo do mercado atual de telecomunicações tem levado a uma demanda crescente por circuitos integrados de alto desempenho, baixo custo e baixo consumo de energia. Um grande esforço tem sido realizado para se integrar vários sistemas, incluindo amplificadores de baixo ruído, *mixers*, filtros, osciladores e amplificadores de potência em um único chip (RUDELL et al., 1997; CHANG et al., 2005). Entre todos estes blocos, o projeto do VCO (*Voltage-Controlled Oscillator*), representa um grande desafio e, portanto, tem recebido mais atenção nos últimos anos. Os osciladores normalmente são usados em sintetizadores de frequência como um PLL (*Phase-Locked Loop*), em que a oscilação do sinal de saída é fornecida por um VCO.

Devido à demanda crescente de largura de banda em comunicações, requisitos muito rigorosos são exigidos em relação à pureza espectral dos osciladores, tornando o VCO um sub-circuito crítico para o desempenho geral do sistema. Este trabalho possui como objetivo o projeto de um Oscilador Controlado por Tensão (VCO) com configuração em anel e usando a tecnologia CMOS (*complementary metal-oxide-semiconductor*) de 0,35  $\mu\text{m}$  e com redução do ruído de fase. A ferramenta utilizada para o projeto do oscilador foi o *IC Studio/Design Architect* da *Mentor Graphics* e para as simulações foi utilizada a ferramenta Eldo RF e Xelga, também da *Mentor Graphics*.

São propostos dois osciladores controlados, um VCO e um CCO- (*Current-Controlled Oscillator*), onde este último é uma versão melhorada da arquitetura do VCO proposto.

O CCO proposto apresenta mudanças na arquitetura VCO com o objetivo de melhorar a faixa de frequência de operação, a variação da amplitude em relação a frequência de operação e também a redução do ruído de fase do oscilador.

O trabalho é apresentado na seguinte ordem:

No capítulo 2 é apresentada uma introdução sobre osciladores controlados, explicando algumas características de seu funcionamento. Neste capítulo também será apresentado as informações sobre ruído de fase em osciladores controlados.

---

No capítulo 3 é apresentado o projeto do oscilador em anel, bem como todos os passos realizados para as melhorias propostas neste trabalho.

No capítulo 4 são apresentadas as simulações e os resultados obtidos no trabalho. Também são realizadas comparações de desempenho entre o VCO e o CCO propostos.

No capítulo 5 são apresentadas as conclusões do trabalho.

## 2 Osciladores

Neste capítulo serão apresentados conceitos sobre osciladores e o ruído de fase em osciladores.

### 2.1 Ruído de Fase em Osciladores

Para um oscilador ideal, a saída pode ser expressa como  $V_{out}(t) = V_0 \cos[\omega_0 t + f_0]$ , onde a amplitude  $V_0$ , a frequência de  $\omega_0$ , e a referência de fase  $f_0$  são constantes. No domínio da frequência, e mostrado o espectro de um oscilador ideal na Figura 2.1 (a). Como comparação, o espectro típico de um oscilador na prática é ilustrado na Figura 2.1 (b).




Figura 2.1: (a) Espectro de frequência ideal e (b) Espectro de frequência de um oscilador prático

O ruído de fase descreve a variação da frequência de oscilação. Muitas formas de quantificar as instabilidades num sinal de frequência foram apresentadas (RUTMAN, 1978), mas normalmente é caracterizado em termos de uma única densidade espectral do ruído de banda, e é definida como

$$L\{\Delta\omega\} = 10 \log \left[ \frac{P_{sideband}(\omega_0 + \Delta\omega, 1Hz)}{P_{carrier}} \right] \quad (2.1)$$

onde  $P_{sideband}(\omega_0 + \Delta\omega, 1Hz)$  representa a banda de passagem em função de uma frequência de *offset*, com uma largura de banda de medição de 1Hz como visualizado na Figura 2.2.

A vantagem desse parâmetro é a sua facilidade de mensuração. Sua desvantagem é que ele




Figura 2.2: Definição do ruído de fase.

mostra a soma das variações de amplitude e fase. No entanto, é importante conhecer a amplitude e ruído de fase separadamente porque eles se comportam de forma diferente no circuito. Por exemplo, o efeito do ruído de amplitude é desprezível, enquanto o ruído de fase não pode ser desprezado da mesma maneira.

## 2.2 Fontes de Ruído em Osciladores em Anel

Em um circuito oscilador em anel, qualquer fonte de ruído pode contribuir potencialmente para o ruído. Tendo em conta o grande número de contribuintes possíveis, é necessário organizar os tipos de contribuições para orientar o projetista para as fontes que são dominantes, e como diminuir seus efeitos para o ruído. Esta seção introduz uma breve classificação das fontes de ruído, seguido por uma visão geral para determinar a contribuição de cada fonte para o ruído do oscilador.

### 2.2.1 Classificação das Fontes de Ruído

O método de classificação proposto neste trabalho pode ser mais bem compreendido considerando um exemplo representativo de uma célula de atraso de um oscilador. A Figura 2.3 mostra um exemplo de uma célula de atraso diferencial, que ajudará na compreensão do método de classificação. O funcionamento e as funções dos vários elementos do circuito podem ser classificados como segue:




Figura 2.3: Fontes de ruído de fase.

### Entrada de Controle

Neste exemplo, o atraso da célula é controlado alterando a capacitância de carga com varactores  $CL1$  e  $CL2$  ou também poderia ser alterando o tempo de carga de dois transistores. A tensão de controle externo passa por alguns circuitos de interface representado pelo bloco A.

Qualquer ruído no caminho da tensão de controle externo para o ponto de controle da célula de atraso irá causar ruído no VCO.

### Elementos de Carga

A tensão  $V_{out}$  na saída é desenvolvido através de elementos de carga resistiva  $RL1$  e  $RL2$ . A constante de tempo RC constante da carga é um fator determinante na porta de atraso.

Ruído nos elementos de carga  $RL1$  e  $RL2$  vão acrescentar ruído às saídas  $V_{O1}$  e  $V_{O2}$  e assim, contribuir para a instabilidade da tensão  $V_{out}$ .

### Elementos de Comutação

O par diferencial MN1 MN2 é impulsionado pelo sinal de entrada  $V_{in}$  e controla a operação real de comutação da porta. Observe que, embora a mudança do termo tenha a conotação de um sinal de grande operação, para algum intervalo de  $V_{in}$  o elemento de comutação estará em amplificação linear da região de operação.

Quando o par diferencial está na sua região linear de funcionamento, as suas correntes de saída ID1 e ID2 serão afetadas pelo ruído dos transistores MN1 e MN2.

### Elementos de Polarização

Neste caso, para a operação adequada, o par diferencial requer uma corrente fornecida pelo MN3 ou qualquer circuito de polarização associados, representados pelo bloco B (Figura 2.3).

## 2.3 Efeitos Destrutivos do Ruído de Fase

O efeito destrutivo do ruído de fase pode ser mais bem compreendido em um rádio transceptor, a Figura 2.4 ilustra um típico diagrama de bloco de um transceptor. O oscilador local (LO) que fornece o sinal de portadora para ambos os misturadores é incorporado em um sintetizador de frequência. Se o LO tiver ruído, até sinais convertidos estão corrompidos, como mostrado na Figura 2.5 (a) e (b). Nota-se que uma grande interferência em um canal adjacente que acompanha o sinal de acordo com a Figura 2.5 (a).

Observe que o espaçamento entre canais em sistemas modernos de comunicação sem fio pode ser tão pequeno quanto algumas dezenas de kilohertz, enquanto a frequência da portadora pode ser de várias centenas de megahertz ou mesmo vários gigahertz. Portanto, o espectro de saída do LO deve ser extremamente seletivo. Tais exigências rigorosas impõem um grande desafio no projeto de osciladores com baixo ruído.




Figura 2.4: Diagrama de blocos de um transceptor.




Figura 2.5: Efeito destrutivo típico do ruído de fase em transceptores sem fio (a) Efeito do ruído na fase ao receber o sinal e (b) Efeito de ruído de fase ao transmitir o sinal.

## 2.4 Introdução a Osciladores

Nesta sessão será apresentada uma breve introdução sobre osciladores. Os tipos de osciladores que serão apresentados são os osciladores com realimentação e os com resistência negativa.

### 2.4.1 Osciladores com Realimentação

Apesar de osciladores serem não lineares por natureza, são geralmente vistos como um sistema linear invariante no tempo com realimentação, como mostrado na equação (2.2). No domínio S, a função de transferência deste sistema de realimentação negativa é dada por

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{A(s)}{1 + A(s)F(s)} \quad (2.2)$$

A Figura 2.6 mostra o diagrama de blocos da função de transferência apresentada acima.




Figura 2.6: Diagrama de blocos da função de transferência do oscilador

Para garantir a eficácia na regeneração do sinal de entrada, a magnitude do ganho em malha tem que ser maior que a unidade. O sinal de entrada aqui pode ser gerado por qualquer ruído ou flutuação dos osciladores. Note que os critérios de Barkhausen são necessários, mas não suficientes para a oscilação (NGUYEN; MEYER, 1992).

### 2.4.2 Osciladores com Resistência Negativa

É conveniente aplicar o modelo de realimentação para alguns tipos de osciladores, como osciladores em anel. No entanto, para osciladores ressonantes, utiliza-se o conceito de “resistência negativa”. O oscilador pode ser equivalente a um circuito paralelo RLC tanque, como mostrado na Figura 2.7, onde  $R_p$  capta as perdas de energia inevitáveis em qualquer sistema real. Se o oscilador tanque for estimulado por um impulso de corrente, o circuito tem um decaimento oscilatório devido à  $R_p$ . Agora supondo que um resistor igual a  $-R_p$  seja colocado em paralelo com  $R_p$  e que a experiência seja repetida (Figura 2.8), desde que  $R_p // (-R_p) = \infty$ ,

o tanque oscila em  $\omega_0$  indefinidamente. Assim, se entrada de um circuito exibindo uma resistência negativa seja colocado em paralelo com um tanque, a combinação pode oscilar. Essa topologia é denominada de modelo de resistência negativa e é mostrada na Figura 2.9.




Figura 2.7: Perda de energia da oscilação em um RLC tanque




Figura 2.8: Perda de energia compensada pela resistência negativa




Figura 2.9: Modelo de resistência negativa

Um exemplo de circuito ativo que corresponde a uma resistência negativa é o amplificador de Miller, como mostrado na Figura 2.9.

## 2.5 Osciladores Controlados

Osciladores controlados são blocos largamente usados em circuitos de comunicação e de instrumentação, como os circuitos de sincronismo de fase (PLL), moduladores, demoduladores, sintetizadores de frequência e em circuitos de recuperação de base de tempo (YUE; WONG, 1998). Existem basicamente dois tipos de osciladores controlados, o CCO (*current-controlled oscillator*) e o VCO (*voltage-controlled oscillator*), porém, na maioria das aplicações de osciladores controlados, os mais utilizados são os osciladores controlados por tensão.

As duas arquiteturas mais comuns de osciladores controlados são os osciladores com configuração em anel e os osciladores LC, no entanto, os osciladores LC têm algumas limitações frente aos osciladores em anel, pois para os osciladores LC geralmente torna-se necessário a sua fabricação em processos que não são padrões (*nonstandard process*), pela necessidade de indutores e, às vezes, varactores. Além disso, ele tem uma faixa de ajuste estreita de frequência e consome maior área em sua integração (KARSILAYAN; SCHAUMANN, 2000). Entretanto, diversas pesquisas foram dedicadas para resolver essas limitações, devido ao seu fator de qualidade Q ser alto, o que tende a reduzir o consumo de potência, bom desempenho em frequências altas e menor ruído de fase (ABIDI, 1992). Em contrapartida, os osciladores em anel possuem uma faixa de frequência de operação mais larga, custo baixo e maior facilidade de integração, porém, as principais barreiras para a aplicação de osciladores controlados em anel são a frequência de oscilação e o desempenho em relação ao ruído de fase. Muitas pesquisas são voltadas para aumentar a frequência dos osciladores em anel (LEONG; ROBERTS, 1998; THANACHAYANONT; PAYNE, 2000). Os osciladores em anel podem ser controlados por corrente ou tensão e os dois tipos de osciladores citados podem apresentar características diferenciais e a saída em quadratura.

Um grande avanço nessa busca foram as propostas de osciladores com multi-defasamento (XIE et al., 1998; NIKNEJAD; MEYER, 1998). Desde então, vários circuitos têm sido propostos, com ruído de fase baixo e frequências altas. Qualquer oscilador prático tem flutuações na amplitude e na fase. Tais flutuações são causadas tanto pelo ruído interno gerado e as interferências externas junto da fonte de alimentação ou substrato. O ruído de amplitude geralmente é menos importante em comparação com o ruído de fase nos osciladores, uma vez que, o ruído de amplitude é suprimido pela natureza intrínseca não linear de osciladores. Por outro lado, os ruídos de fase serão acumulados, resultando em graves degradações do sistema onde o oscilador é usado. Portanto, sistemas de comunicação sem fio geralmente impõem especificações rigorosas sobre o desempenho do ruído de fase.

### 2.5.1 Osciladores Controlados por Tensão

O sinal de tensão é amplamente utilizado como sinal de controle de frequência em osciladores. Tal circuito é chamado Oscilador Controlado por Tensão (VCO). VCOs podem ser categorizados pelo método da oscilação, tanto pode ser osciladores ressonantes ou osciladores de forma de onda (JONES; MARTIN, 1997), conforme ilustrado na Figura 2.10. O sinal de saída dos osciladores ressonantes normalmente é uma onda senoidal enquanto osciladores de forma de onda, normalmente, geram ondas quadradas ou ondas triangulares. Os exemplos básicos das duas categorias são os osciladores LC e os osciladores em anel, respectivamente. Cada tipo tem diferentes formas de realização da frequência de sintonização. De acordo com a diferença de sintonia dos circuitos, os osciladores ressonantes podem ser classificados em circuitos RC, circuitos de capacitor chaveado (SC), circuitos LC e osciladores a cristal.




Figura 2.10: Classificação dos VCOs

### 2.5.2 Tipos de Osciladores Controlados por Tensão

Esta seção descreve brevemente os diferentes tipos de VCOs mais comuns que são usados na recuperação de clock e em sintetizadores de frequência (PLLs).

#### Osciladores LC

A Figura 2.11 mostra um oscilador LC ressonante conceitual. A frequência de oscilação é determinada principalmente pela ressonância de uma rede de LC (ou equivalente, por exemplo, um cristal de quartzo). Os circuitos ativos estabilizam a amplitude de oscilação e fornecem energia para equilibrar as perdas nos elementos L e C. A variação de frequência é conseguida através da variação um valor do elemento, geralmente com uma capacitância controlada com

um varactor. VCOs baseado em um circuito ressonante (como um tanque LC ou de cristal de quartzo) possuem um bom desempenho em relação ao ruído de fase.




Figura 2.11: Oscilador LC ressonante conceitual

### Oscilador Multivibrador

A Figura 2.12 mostra um oscilador multivibrador conceitual, também conhecido como oscilador de relaxação. Neste exemplo, os circuitos ativos monitoram a voltagem do capacitor e  $I_{ref}$  é uma referência atual para carga e descarga da tensão do capacitor entre tensões de referência  $V_{ref}$ . A frequência de oscilação é determinada principalmente pela  $V_{ref}$ ,  $I_{ref}$ , e o valor do capacitor. A variação de frequência de oscilação é conseguida através da variação destes valores, geralmente a corrente  $I_{ref}$ .




Figura 2.12: Esquema do oscilador multivibrador conceitual

### Oscilador em Anel

A frequência do oscilador em anel conceitual mostrado na Figura 2.13 é limitada pelo menor atraso fornecido pela célula inversora e pelo número de estágios de atraso. Assim, existe a necessidade de aplicar outras técnicas de arquitetura para aumentar a frequência máxima dos osciladores em anel. Várias técnicas têm sido exploradas para atingir o menor atraso possível por estágio. Em (MANEATIS; HOROWITZ, 1993), o oscilador de múltiplas entradas é pela primeira vez proposto. Ao unir vários anéis em conjunto, o oscilador de múltiplas entradas é capaz de quebrar a dependência de frequência de oscilação ao número de *buffers*. O atraso empregado na fase do oscilador tem duas entradas: o anel de entrada e a entrada de acoplamento. Felizmente, não há exigência sobre a força ou a linearidade da entrada de acoplamento da dupla entrada, assim, simplificando o projeto. Osciladores em anel controlados por tensão têm sido amplamente empregados como alternativa para a recuperação de clock, PLLs além de outras aplicações (LIANG, 2008).




Figura 2.13: Diagrama de blocos do oscilador em anel

## 2.6 Características dos Osciladores em Anel

Por ser a arquitetura utilizada no projeto desta dissertação, nesta sessão será realizada uma classificação de osciladores em anel com a finalidade de avaliar os diferentes osciladores em anel da literatura e orientar a escolha de uma arquitetura que atenda as necessidades de um sistema para funcionalidade e desempenho de ruído de fase.

Nesta abordagem, os osciladores são caracterizados por

- Tipo de sinal no anel
- Método de ajuste
- Formato do sinal na saída do oscilador

### 2.6.1 Tipo do Sinal do Anel

O primeiro aspecto de classificação é pelo tipo de sinal na fase de atraso do anel.

Identificamos três tipos gerais:

- Sinal único
- Diferencial real
- Falso diferencial

### 2.6.2 Sinal único

A Figura 2.14 mostra um exemplo de um oscilador em anel com um único sinal. O anel deve ser composto por um número ímpar de estágios para que a oscilação possa ocorrer. Na prática, o circuito da porta geralmente será mais complicado dependendo do método de ajuste.




Figura 2.14: Oscilador em anel com único sinal

### Diferencial Real

A Figura 2.15 mostra um exemplo de um oscilador em anel com um sinal diferencial real. Aqui o fator distintivo é que o sinal do anel é definido de forma diferencial. Real se refere a um circuito *gate* diferencial que proporciona alguma medida de rejeição de modo comum.




Figura 2.15: Oscilador com sinal diferencial real

### Falso Diferencial

Os falsos diferenciais são muito parecidos com um diferencial verdadeiro, já que prevêm a rejeição de tensão de modo comum (ao contrário dos de sinal único). No entanto, os resultados referidos são todos pseudodiferenciais (falsos diferenciais), mas não diretamente vinculados, a um terra comum. Isso pode ser visto na Figura 2.16.

Com *layout* simétrico e boa compatibilidade entre os dois lados do falso-circuito diferencial, pode haver uma redução na amplitude da interferência do mecanismo de acoplamento.




Figura 2.16: Falso diferencial

### 2.6.3 Método de Ajuste

O regime de classificação de osciladores pelo método de ajuste pode ser entendido considerando um modelo muito simplificado da frequência de oscilação de um oscilador em anel, como mostrado na Figura 2.17.

Para um oscilador em anel de N-estágio, a frequência é dada por

$$f = \frac{1}{2 \cdot N \cdot T_d} \quad (2.3)$$




Figura 2.17: Esquema de frequência de oscilação de um oscilador em anel

onde  $N$  é o número de estágios e  $T_d$  é o atraso de propagação da porta. A partir de 2.3, vemos que se pode sintonizar a frequência, alterando tanto o número de estágios como o atraso da porta. Em ambos os casos, o ajuste pode ser discreto ou contínuo.

Pelo atraso de fase, podemos analisar outras opções para a sintonização. Referindo-se novamente a Figura 2.17, deixamos a transição da porta de entrada próxima de zero, de modo que a onda de saída começa sua transição imediatamente. Com essa idealização, o tempo de atraso de saída é  $T_d$  dada por

$$\frac{I_0}{C_L} = \frac{V_{TH}}{T_d} \Rightarrow T_d = \frac{C_L V_{TH}}{I_0} \quad (2.4)$$

De 2.4, vemos que pode-se sintonizar a frequência alterando a carga  $C_L$ , a entrada  $I_0$  ou a tensão  $V_{TH}$ . Novamente, o ajuste pode ser discreto ou contínuo.

Assim, as subseções a seguir fornecem exemplos que ilustram os vários tipos de ajustes.

### Número de Estágios

O método de ajuste de frequência do oscilador em anel mais grosseiro, é o que usa um multiplexador digital para selecionar discretamente o número de estágios do anel. Um exemplo é mostrado na Figura 2.18, em que o ajuste é a entrada de controle digital, que seleciona uma fase da cadeia de inversores e completa o anel.




Figura 2.18: Controle digital de frequência de operação

## Carga

Outro método de ajuste de frequência do oscilador em anel, é o que varia o atraso fase pelas características de ajuste da carga. Em geral, a carga pode ser modelada com elementos resistivos e capacitivos, e a constante de tempo RC está envolvido na determinação do atraso de fase. Desta forma, R ou C pode ser variado para ajustar o atraso do estágio.

## Entrada de Controle

Outro método de ajuste do oscilador em anel é o que controla a corrente de carga do estágio. Um exemplo é mostrado na Figura 2.19. Nesta técnica limita-se, nos transistores MN3 e MP4, a corrente disponível para carregar e descarregar a carga de capacitância  $C_L$ , assim, controlar o atraso de fase e assim a frequência do oscilador.

Uma vantagem desta técnica é a ampla faixa de afinação, pois a corrente pode ser variada ao longo de um vasto leque. Porém, a desvantagem dessa técnica é que a instabilidade tende a aumentar com correntes mais baixas, no entanto esse problema não é tão relevante.




Figura 2.19: Controle de corrente de carga

## Tensão

Finalmente, o ajuste do oscilador em anel pode ser conseguido através da variação de tensão do oscilador, quer pela variação da tensão de alimentação ou o limiar fase atraso.

Na Figura 2.20, o atraso de fase é controlado pela variação da tensão na fonte de alimentação. O sistema VDD é reduzido a um VDDRING de menor valor, que pode ser feito em




Figura 2.20: Controle de oscilação pela fonte de alimentação

forma de malha aberta com um dispositivo em série ou com um regulador de tensão em circuito fechado.

As vantagens desta abordagem incluem uma faixa de sintonia relativamente grande e altas frequências de operação.

#### 2.6.4 Formato da Saída

Em todo projeto de oscilador, deve haver algum *buffer* para proteger o circuito oscilador e transferir o sinal para o circuito que utiliza a forma de onda do oscilador. Isso é mostrado em um esquema simplificado na Figura 2.21, em que portas A / B / C formam o oscilador em anel e as portas D / E / F representam uma simplificação de uma estrutura de *buffer* (CHERKAUER; FRIEDMAN, 1995), como um exemplo de um relógio de distribuição geral de rede.




Figura 2.21: Esquema de *buffer* acoplado ao circuito oscilador

Qualquer circuito de *buffer* irá adicionar ruído ao montante já presente no circuito oscilador, no entanto, na maioria dos casos, o ruído adicionado pelo *buffer* fora do oscilador em anel não

é um problema de escala significativa.

As subseções a seguir examinam três tipos de formatos de saída de osciladores:

- Única saída
- Dupla saída
- Múltiplas saídas

### Saída Única

A Figura 2.22 mostra exemplos de um oscilador em anel com formato de saída única, para casos de osciladores não-diferenciais (a) e diferenciais (b).




Figura 2.22: Formato da saída do oscilador: (a) não-diferencial e (b) diferencial

### Saída Dupla

Muitas arquiteturas de sistema de comunicação RF, exigem fase e saída em quadratura (LEE, 2004; RAZAVI, 1999). Nestes casos, uma relação de fase é crítica a 90 graus para o bom funcionamento da modulação ou funções de demodulação. Outras aplicações, tais como relógio de recuperação de dados (DEVITO et al., 1991) também necessitam desse método, embora requisitos relativos à relação de fase podem não ser tão críticos.

A Figura 2.23 mostra uma configuração de um oscilador em anel totalmente diferencial que é capaz de fornecer saídas Q e I (note que cada fase é um estágio não-inversor, a inversão é feita através de acoplamento cruzado dos sinais na entrada).




Figura 2.23: Exemplo de um oscilador totalmente diferencial

### Múltiplas saídas

Em algumas aplicações, todas as fases disponíveis na forma de onda do oscilador em anel são necessárias (MANEATIS; HOROWITZ, 1993). Um exemplo é mostrado na Figura 2.24.




Figura 2.24: Oscilador em anel de múltiplas saídas

Neste caso a carga não uniforme não é um problema. O alinhamento de fase depende da relação entre os estágios (MCNEILL; RICKETTS, 2008).

### 3 Projeto do Oscilador Controlado por Tensão

Neste capítulo será apresentado o projeto da célula de atraso e do oscilador em anel VCO. Serão citadas outras arquiteturas de células de atraso existentes, mostrando suas principais características. Por fim, será feita uma comparação entre osciladores já propostos com o oscilador apresentado neste trabalho. A célula de atraso relativa ao trabalho apresentado, foi obtida do artigo (LIU et al., 2008). Também será abordado as modificações realizadas no circuito VCO com o objetivo de melhorar suas características de funcionamento.

#### 3.1 Projeto do Oscilador

É apresentado na Figura 3.1 uma topologia geral de um oscilador em anel *multi-loop* com três estágios. Para este caso, são apresentados dois *loops* operacionais, o *loop* primário (representada pela linha grossa) e o *loop* secundário (representado pela linha normal). Pode ser visto que o circuito primário é formado por todas as três etapas e funciona como um anel de ciclo normal de um único oscilador, enquanto o circuito secundário é construído por duas etapas e prevê uma entrada adicional para a entrada / saída. A entrada extra, ajuda a diminuir o tempo de decaimento dos nós de saída, de baixo para cima ou de cima para baixo, dependendo dos dispositivos de entrada secundária (LIU et al., 2008).




Figura 3.1: Topologia do oscilador em anel *multi-loop* com três estágios.

A partir da discussão acima de osciladores em *multi-loop*, pode-se observar que o *loop* adicional é formado ao se dividir a entrada de transistores NMOS ou introduzindo um transistor PMOS adicionais de entrada. Nos projetos relatados em (MANEATIS; HOROWITZ, 1993; JEONG et al., 1997; REZAYEE; MARTIN, 2001), os transistores de entrada NMOS são divididos em múltiplas entradas e esta é ilustrada na Figura 3.2. A Figura 3.3 mostra uma célula de atraso típica que utiliza os transistores PMOS como entradas secundárias.




Figura 3.2: Célula de atraso típica com transistores NMOS como entrada secundária.




Figura 3.3: Célula de atraso típica com transistores PMOS introduzidos como entrada secundária

Quando comparada com uma fonte de corrente ou com um inversor de carga ativa, que seja utilizado como entrada secundária, sabe-se que o inversor *push-pull* tem um maior ganho porque ambos os transistores são impulsionados pelas entradas (ALLEN; HOLBERG, 2002). E para

atingir a maior frequência possível, o inversor *push-pull* é adotado na célula de atraso proposta, como representado na Figura 3.4. Isso ajuda a reduzir os atrasos de propagação, resultando em maior frequência de funcionamento. Neste circuito, N1 e N2 formam o par de entradas do circuito primário, enquanto inversores INV1 e INV2 funcionam como par de entradas do circuito secundário.




Figura 3.4: Célula de atraso usada no projeto.

Os transistores PMOS P1/P2 formam a carga da célula de atraso. Desde que a tensão de entrada no  $V_{S+}$  seja anterior à  $V_{P+}$ , o inversor de entrada secundária já estará fornecendo corrente para o capacitor de carga parasita no nó de saída. Assim, o atraso de baixo para cima é diminuído. Para evitar a perda de oscilação em casos extremos de frequência de sintonia, transistores extra, P3 e P4, são adicionados em derivação aos transistores P1 e P2 de carga controlável. Neste projeto, as portas de P3 e P4 estão ligados ao terra mantendo os transistores na região triodo de operação. Isso é suficiente para garantir a saída, mesmo quando a tensão de controle se aproxima de  $V_{DD}$ , fechando P1 e P2 completamente. O par cruzado (N3 e N4) é introduzido para duas finalidades: (1) evitar a convergência da saída do diferencial de modo que a operação de oscilação diferencial possa acabar se tornando única, e (2) a alimentação positiva

causada pelo par cruzado é capaz de reduzir *slew time* dos nós de saída, tanto de baixo para cima e de cima para baixo, permitindo um melhor desempenho do ruído de fase do oscilador (HAJIMIRI; LEE, 1999; LIU et al., 2008).

Baseado na célula de atraso citada, um oscilador em anel de três estágios de ciclo único e um oscilador em anel que utiliza apenas a carga PMOS como a entrada secundária, foram comparados com o projeto proposto, que é usando o inversor *push-pull* como entrada secundária. Todos os três osciladores possuem o mesmo consumo de energia para comparação. Os resultados da simulação esquemática são apresentados na Figura 3.5, (LIU et al., 2008).




Figura 3.5: Comparação entre oscilador de ciclo único, oscilador de carga ativa PMOS e osciladores em anel com inversor *push-pull*.

A Figura 3.6 mostra um bloco com uma célula de atraso com inversor *push-pull*. A seguir a Figura 3.7 mostra o diagrama de blocos dos três estágios do oscilador em anel relativo ao trabalho, sendo que cada bloco corresponde a uma célula de atraso, igual a que é mostrada na Figura 3.6. Os anéis de ligação entre as células de atraso também são definidos na Figura 3.7.

No entanto, a frequência do oscilador é melhorada à custa de uma menor amplitude da oscilação. Este é um resultado razoável, já que a potência é mantida constante entre os três circuitos comparados, enquanto a potência média consumida pelo oscilador em anel é proporcional à frequência de operação, carga, capacitância e da tensão de controle, ou seja,  $P_{avg} \propto C_L V_{SW}^2 f$ . Os três circuitos são projetados para ter o mesmo tamanho de dispositivo para que a diferença de carga parasitária possa ser ignorada. Intuitivamente, também pode se concluir que as melhores frequências são alcançadas a custa do maior consumo de energia, mas sustentando a mesma amplitude. Isso ocorre devido à sobreposição de tempos, sendo que os transistores PMOS e NMOS estão ligados (LEE; KIN; LEE, 1997).




Figura 3.6: Bloco da célula de atraso.




Figura 3.7: Diagrama de blocos do oscilador controlado por tensão.

## 3.2 Compensação de Amplitude, Aumento da Variação de Frequência e Redução do Ruído de Fase

Nesta sessão, serão abordadas as modificações realizadas no projeto do oscilador em anel VCO. Estas modificações foram feitas visando uma maior variação de frequência na saída do oscilador, melhoria do circuito em relação ao ruído de fase e menor variação da amplitude do sinal.

Nas sessões anteriores, foi mostrado que o VCO apresentado possuía uma frequência de operação que variava de 800 MHz a 1,2 GHz dependendo da tensão de controle, que variava de 1,5 V a 3 V. Com base na arquitetura deste mesmo oscilador, foram feitas modificações nas polarizações de alguns transistores de carga da célula de atraso e também foi modificada a entrada de controle dessa célula, para que a mesma tivesse uma maior variação na frequência de operação e assim poder atender a diversos padrões de utilização.

### 3.2.1 Método de Compensação da Amplitude da Saída do Oscilador

A Figura 3.8 apresenta as modificações realizadas na célula de atraso para diminuir a variação da amplitude da saída do oscilador. Estas modificações tem o objetivo de permitir que o sinal de saída se mantenha mais constante do que o sinal da estrutura VCO.




Figura 3.8: Comparação entre a célula do VCO (a) e a célula do CCO(b)

Note que, na Figura 3.8 b, os transistores P3 e P4, que na estrutura original, tinham suas portas conectadas ao terra, agora são conectadas a entrada  $V_{p+}$  e  $V_{p-}$ , respectivamente. Essa mudança causa uma compensação na amplitude do sinal de saída, pois com essa configuração os transistores P3 e P4 possuem uma resistência proporcional à amplitude do sinal. Sendo assim, quando a amplitude do sinal de saída diminui a resistência dos transistores P3 e P4

também diminui, aumentando a corrente que passa por eles e conseqüentemente, compensando a amplitude do sinal. Isso não ocorria na estrutura da célula original, pois os transistores P3 e P4 com suas portas conectados ao terra, eles mantinham suas resistências constantes, e o que determinava a passagem de corrente nesses transistores era o aumento ou a queda da corrente que passava pelos transistores P1 e P2, e conseqüentemente não possuía relação direta com a saída do oscilador.

### 3.2.2 Método de Aumento da Variação de Frequência na Saída

Com o aumento dos padrões de RF, é importante que os osciladores tenham uma maior gama de frequências. Com base nestes fatos, foram realizadas modificações, onde o objetivo final seria um oscilador que tivesse capacidade de trabalhar em frequências altas e baixas, dependendo da sua utilização.




Figura 3.9: Método de aumento da variação de frequência: (a) Célula do VCO; (b) Célula do VCO

Como observado na Figura 3.9, a célula de atraso original possuía sua entrada de controle de oscilação ligada às portas dos transistores P1 e P2. Essa configuração garantia que se a tensão de controle aumentasse, a resistência dos transistores P1 e P2 aumentava e assim, a frequência de operação diminuiria proporcionalmente a corrente que passava por eles. Essa configuração além de proporcionar uma menor variação da frequência de operação, também aumentava o tempo de carga da célula e conseqüentemente, diminuía o potencial do oscilador em altas frequências. Assim sendo, na célula modificada, as portas dos transistores P1 e P2 passaram a não ser mais a entrada para a tensão de controle, e agora estão conectados aos seus respectivos drenos. Essa nova configuração proporcionaria um tempo de carga menor, em relação ao anterior, e assim a possibilidade de se trabalhar em frequências mais altas. Isso se

explica, porque antes a resistência dos transistores P1 e P2 eram as resistências entre suas portas e seus drenos, no entanto, com as modificações realizadas, suas resistências passaram a ser as resistências entre suas portas e seus drenos, que é, consideravelmente, menor, proporcionando à célula de atraso um menor tempo de carga e assim, uma maior frequência de operação.

Outra modificação importante nesse sentido, foi a mudança da entrada de controle. Na nova configuração a entrada de controle esta onde antes se tinha a tensão de polarização, assim a tensão de controle não mais controla a corrente que passa nos transistores P1 e P2, mais sim a corrente que passa pelo transistor N7, conseqüentemente, controla a corrente que passa por toda a célula, dando assim um maior controle sobre a frequência de operação do oscilador. Essa configuração só se tornou viável devido à compensação de amplitude realizada pelos transistores P3 e P4, pois se a mesma não existisse, para o controle via transistor N7, a amplitude seria extremamente afetada em baixas frequências de operação.

### 3.2.3 Método de Redução do Ruído de Fase

Como o oscilador é um dos circuitos mais importantes da maioria dos sistemas de RF, e que seu ruído exerce uma grande influência no funcionamento dos demais circuitos, é cada vez mais importante e necessário que os osciladores tenham o menor ruído possível. Com base nessas exigências, foram feitas modificações nas células de atraso do oscilador a fim de diminuir o ruído de fase do VCO, como mostrado na Figura 3.10.




Figura 3.10: Melhoria do ruído de fase: (a) Célula do VCO; (b) Célula do CCO

A Figura 3.10 mostra que a tensão de controle da célula, que estava conectada às portas

dos transistores P1 e P2, agora é inserida no circuito através da porta do transistor N7. Outra característica importante que foi modificada no circuito de atraso foi a forma de controle da frequência de oscilação do circuito. No circuito do VCO, o controle era feito através de uma tensão de controle, agora com as modificações, não é mais usado uma tensão como controle, mais sim, uma corrente de controle.

A Figura 3.11 mostra o circuito final da célula de atraso usada no projeto do CCO, com todas as modificações realizadas.




Figura 3.11: Circuito final da célula de atraso

Essa mudança garante uma menor sensibilidade do circuito a entrada de controle. Isso ocorre porque o circuito é menos sensível a variações na corrente do que na tensão, diminuindo assim o ruído inserido através da entrada de controle. Com essas características, agora

o circuito, que antes era um VCO (Voltage-Controlled Oscillator), se tornou um CCO (Current-Controlled Oscillator).

A geometria dos transistores do circuito final é apresentada na Tabela 3.1.

Tabela 3.1: Comparação do CCO proposto com outros osciladores.

<b>Transistor</b>	<b>W (um)</b>	<b>L (um)</b>
P1	3	0,5
P2	3	0,5
P3	3	0,35
P4	3	0,35
P5	4	0,5
P6	4	0,5
N1	20	0,7
N2	20	0,7
N3	10	0,35
N4	10	0,35
N5	2,5	0,35
N6	2,5	0,35
N7	50	5
N8	50	5

## 4 *Simulações e Resultados*

Neste capítulo serão apresentadas as simulações dos circuitos propostos. Os resultados serão discutidos por etapas, seguindo todas as fases do projeto.

### 4.1 Resultados Obtidos

Os resultados das simulações referentes às modificações realizadas no circuito serão apresentados nesta sessão. Em cada etapa da metodologia será feita uma comparação com o VCO e observadas as principais melhorias adquiridas.

#### 4.1.1 Célula de Atraso

A Figura 4.1 mostra o resultado da simulação da célula de atraso proposta ( Figura 3.11). A simulação foi feita com o auxílio da ferramenta Eldo RF da Mentor Graphics e nela é possível observar o atraso de fase que a célula causou no sinal de referência. Esse atraso que a célula causa no sinal é o responsável pela oscilação do circuito.




Figura 4.1: Resultado da simulação da célula de atraso

A seguir, a Figura 4.2 ilustra a forma de onda simulada do CCO proposto e retrata a relação de fase entre o *loop* primário, o *loop* secundário e a saída produzida.




Figura 4.2: Resultado de simulação ilustrando a relação de fase entre as duas entradas (P+ e S+) e a saída (Vout-).

### 4.1.2 Controle de Amplitude

Foram apresentadas nas sessões anteriores, as modificações realizadas no circuito de atraso a fim de manter a amplitude do sinal o mais constante possível. As Figuras 4.3 e 4.4 mostram as simulações do CCO. Na Figura 4.3, o CCO apresenta uma frequência de oscilação de 98,959 MHz e uma amplitude pico a pico de 750,18 mV. Ao realizar a mesma simulação, modificando a tensão de controle do oscilador, temos uma frequência de oscilação de 1,2035 GHz e uma amplitude de 730,56 mV, Figura 4.4.

Ao comparar as duas Figuras (4.3 e 4.4) podemos ver que a frequência de oscilação do CCO teve uma grande variação, no entanto, a amplitude do sinal se manteve relativamente constante. Isso comprova a teoria da compensação da amplitude citada nas sessões anteriores deste trabalho, que visava a manutenção da amplitude do sinal independente da variação da frequência de operação.




Figura 4.3: Simulação da amplitude do CCO




Figura 4.4: Simulação da amplitude do CCO

A Figura 4.5 apresenta a simulação da amplitude pico a pico do sinal de saída do CCO pela sua frequência de oscilação.




Figura 4.5: Curva característica da amplitude do sinal de saída do CCO

### 4.1.3 Aumento da Faixa de Operação

No decorrer deste trabalho, foi mostrado que o VCO tinha uma faixa de frequência de operação de 800 MHz a 1,2 GHz. Com as modificações nas suas características, foi alcançada uma melhora significativa na faixa de operação do novo circuito (CCO), que apresenta uma faixa de operação de 98,959 MHz a 1,2 GHz.

As simulações apresentadas nas Figuras 4.6 e 4.7, confirmam a teoria.

Na simulação mostrada na Figura 4.6, o oscilador (CCO) apresenta uma frequência de operação de 98,959 MHz proporcional a uma corrente de controle de 0,1 mA, 3 V de alimentação (VDD). A Figura 4.7 mostra a simulação do mesmo oscilador, agora com uma frequência de operação de 1,2 GHz proporcional a uma corrente de controle de 3 mA, 3 V de alimentação (VDD) e potência total dissipada de 11,8 mW .




Figura 4.6: Mínima frequência de oscilação do CCO




Figura 4.7: Máxima frequência de operação do CCO

A curva resultante da simulação da frequência de oscilação do CCO pela variação da sua corrente de controle é apresentada na Figura 4.8.




Figura 4.8: Frequência de oscilação pela corrente de controle

#### 4.1.4 Redução do Ruído de Fase

Como visto nos capítulos anteriores, o oscilador controlado por tensão apresentado neste trabalho possuía um ruído de fase de  $-122$  dBc/Hz para uma frequência central de 10 MHz. Como o ruído de fase em osciladores é um ponto crítico para o seu bom funcionamento, foram realizadas as modificações apresentadas no Capítulo 5. Estas mudanças foram realizadas com o objetivo de se reduzir o ruído de fase do oscilador em anel, assim como, estabilizar a amplitude do sinal de saída e aumentar sua faixa de operação. A Figura 4.9 e 4.10 mostra a simulação de ruído de fase dos dois osciladores citados no texto.




Figura 4.9: Ruído de fase do VCO




Figura 4.10: Ruído de fase do CCO

Ao analisar as duas Figuras (4.9 e 4.10), o ruído de fase do oscilador que sofreu as modificações propostas no trabalho, apresenta uma redução no seu ruído de fase de  $-7\text{dBc/Hz}$ , e esse resultado comprova a teoria.

## 4.2 Análise dos Resultados

Nos capítulos anteriores foram apresentadas as modificações realizadas neste trabalho, com o objetivo de melhorar o funcionamento de um VCO. Como provado nas simulações realizadas, o objetivo do trabalho foi alcançado, e o CCO proposto apresentou melhorias em três características importantes em um oscilador, como amplitude do sinal de saída relativamente estável, aumento na faixa de operação e redução do ruído de fase.

A Tabela 4.1 faz uma comparação entre as duas arquiteturas de osciladores em anel apresentadas neste trabalho.

Tabela 4.1: Comparação entre o VCO e o CCO propostos

Oscilador	VCO	CCO
Frequência de Operação (GHz)	0,8-1,2	0,098-1,2
Ruído de Fase (dBc/Hz)	-122	-129
Potência Dissipada (mW)	6,34	11,8
Alimentação (V)	3	3
Controle	Por Tensão	Por Corrente

De acordo com a tabela acima, as teorias apresentadas no texto foram provadas. O CCO proposto apresentou uma faixa de operação maior e teve uma redução de -7dBc/Hz no ruído de fase comparado com o VCO proposto no trabalho.

O desempenho do CCO proposto foi comparado com alguns outros osciladores em anel e os resultados são mostrados na Tabela 4.2.

Tabela 4.2: Comparação do CCO proposto com outros osciladores.

Referência	Operação (GHz)	Potência (mW)	Ruído de Fase (dBc/Hz)
PARK-1999	0,75-1,2	30	-117
EKEN-2004	1,1-1,86	-	-105,5
REZAYEE-2001	2,5-9	135	-82
TAO-2003	4,3-6,1	80	-85
CCO PROPOSTO	0,098-1,2	11,8	-129

Os resultados acima citados são apenas comparativos, já que podem ter sido simulados com parâmetros diferentes, tais como tecnologia e alimentação. Também é necessário levar em conta

que os resultados relativos ao circuito proposto foram obtidos com simulações em software, e os mesmos podem sofrer variações em medições experimentais.

## 5 *Conclusão*

Nesta dissertação foram propostos dois osciladores com configuração em anel e tecnologia CMOS. O primeiro oscilador proposto foi o VCO, que apresentou uma frequência de operação de 0,8 a 1,2 GHz com uma tensão de controle de 1,5 a 3 V e um ruído de fase de -122 dBc/Hz. O outro oscilador proposto foi o CCO, que apresenta uma arquitetura melhorada em relação ao VCO e apresenta frequência de operação de 0,098 a 1,2 GHz com uma corrente de controle de 0,1 a 3 mA e um ruído de fase de -129 dBc/Hz.

O VCO proposto teve sua arquitetura melhorada através de três modificações. A primeira modificação foi realizada para diminuir a variação da amplitude do sinal de saída do oscilador devido a sua mudança da frequência de operação. Para isso, mudou-se a conexão das portas de dois transistores da célula de atraso do VCO. Outra modificação na arquitetura do VCO foi introduzida afim de aumentar a faixa de operação do oscilador, essa modificação baseou-se na mudança do tempo de carga da célula de atraso do oscilador. A última mudança, realizada na célula de atraso do oscilador, foi a troca da forma de controle do oscilador, de tensão para corrente, e assim obter a redução no ruído de fase. Devido a mudança da forma de se controlar o VCO, obteve-se a arquitetura do CCO proposto.

O CCO apresentado, além de poder ser utilizado em PLLs e em outros circuitos, também pode ser empregado em circuitos de TV digital, já que ele cobre uma grande faixa de frequência de operação e poderia atender a diversos padrões de TV Digital, como o DVB-T (450-850MHz) na Europa, ISDB-T (100-862 MHz) no Japão e DVB-C (100-1000MHz) na China.

Com as três modificações citadas acima, os objetivos propostos no trabalho foram alcançados. O aumento da faixa de operação de 0,8 a 1,2 GHz para 0,098 a 1,2 GHz, a redução da variação da amplitude do sinal de saída e a redução de -7 dBc/Hz no ruído de fase do CCO, foram comprovadas pelos resultados das simulações realizadas.

O projeto se encontra em fase de *layout*, e estes estão sendo finalizados para um futuro envio para fabricação. O objetivo é, após o retorno do circuito integrado, realizar suas medições experimentais.

## *Referências*

- ABIDI, A. A. Noise in active resonators and the available dynamic range. *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, Los Angeles, v. 39, n. 4, p. 296–299, April 1992.
- ALLEN, P. E.; HOLBERG, D. R. *CMOS analog circuit design*. Second edition. New York: Oxford University Press, 2002.
- CHANG, S. F.; CHEN, W. L.; CHANG, S. C.; TU, C. K. A dual-band RF transceiver for multistandard WLAN applications. *Microwave Theory and Techniques*, Taiwan, v. 53, n. 3, p. 1048–1055, March 2005.
- CHERKAUER, B.; FRIEDMAN, E. A unified design methodology for CMOS tapered buffers. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, New York, v. 3, n. 1, p. 99–111, March 1995.
- DEVITO, L.; NEWTON, J.; CROUGHWELL, R.; BULZACCHELLI, J.; BENKLEY, F.; DEVICES, A. A 52 MHz and 155 MHz clock-recovery PLL. In: SOLID-STATE CIRCUITS CONFERENCE, 1991, New York. *Solid-State...* New York: S.n., 1991. p. 142–306.
- HAJIMIRI, A.; LEE, T. H. *The design of low noise oscillators*. 2.ed. ed. London: Kluwer Academic Publishers, 1999. 79–99 p.
- JEONG, D. Y.; CHAI, S. H.; SONG, W. C.; CHO, G. H. CMOS current-controlled oscillators using multiple-feedbackloop ring architectures. In: SOLID-STATE CIRCUITS CONFERENCE, 1997, San Francisco. *Solid-State Circuits...* San Francisco: S.n., 1997. p. 386–491.
- JONES, D. A.; MARTIN, K. *Analog integrated circuit design*. 2.ed. ed. Toronto: John Wiley e Sons, 1997. 70–79 p.
- KARSILAYAN, A. I.; SCHAUMANN, R. A high-frequency high-Q CMOS active inductor with DC bias control. In: PROCEEDINGS OF THE 43rd IEEE MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2001, Lansing. *Proceedings of the...* Lansing: S.n., Lansing, 2000. v. 1, p. 486–489.
- LEE, S. J.; KIN, B.; LEE, K. A novel high-speed ring oscillator for multiphase clock generation using negative skewed delay scheme. *IEEE Journal of Solid-State Circuits*, New York, v. 32, n. 2, p. 289–291, February 1997.
- LEE, T. *The design of CMOS radio-frequency integrated circuits*. 2.ed. ed. San Francisco: Cambridge University Press, 2004.
- LEONG, C. H.; ROBERTS, G. W. A sixth-order UHF bandpass filter using silicon bipolar active inductors. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 1998, Monterey. *IEEE International Symposium...* Monterey: S.n., 1998. v. 1, p. 127–130.

- LIANG, C. F. A 20/10/5/2.5 Gb/s power-scaling burst-mode CDR circuit using GVCO/Div2/DFB Tri-mode cells. In: INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 2008, San Francisco. *International Solid-State...* San Francisco: S.n., 2008. v. 51, p. 224–225.
- LIU, H. Q.; SIEK, L.; GOH, W. L.; LIM, W. M. A 7-GHz multiloop ring oscillator in 0.18- $\mu\text{m}$  CMOS technology. *Analog Integrated Circuits and Signal Processing*, New York, v. 56, n. 3, p. 179–184, September 2008.
- MANEATIS, J. G.; HOROWITZ, M. A. Precise delay generation using coupled oscillators. *IEEE Journal of Solid-State Circuits*, San Francisco, v. 28, n. 12, p. 1273–1282, December 1993.
- MCNEILL, J. A.; RICKETTS, D. S. *The designer guide to jitter in ring oscillators*. New York: Springer, 2008. 29–34 p.
- NGUYEN, N. M.; MEYER, R. G. Start-up and frequency stability in high-frequency oscillators. *IEEE Journal of Solid-State Circuits*, Berkeley, v. 27, n. 5, p. 810–820, May 1992.
- NIKNEJAD, A. M.; MEYER, R. G. Analysis, design and optimization of spiral inductors and transformers for Si RF ICs. *IEEE Journal of Solid-State Circuits*, Berkeley, v. 33, n. 10, p. 1470–1481, October 1998.
- RAZAVI, B. RF transmitter architectures and circuits. In: CUSTOM INTEGRATED CIRCUITS CONFERENCE, 1999, Los Angeles. *Custom Integrated Circuits...* Los Angeles: S.n., Los Angeles, 1999. p. 197–204.
- REZAYEE, A.; MARTIN, K. A coupled two-stage ring oscillator. In: IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2001, New York. *IEEE International Midwest...* New York: S.n., 2001. v. 2, p. 878–881.
- RUDELL, J. C.; J., J.; CHO, T. B.; CHIEN, G.; BRIANTI, F.; WELDON, J. A.; GRAY, P. R. A 1.9-GHz wide-band IF double conversion CMOS receiver for cordless telephone applications. *IEEE Journal of Solid-State Circuits*, San Francisco, v. 32, n. 12, p. 2071–2088, February 1997.
- RUTMAN, J. Characterization of phase and frequency instabilities in precision frequency sources. . In: PROCEEDINGS OF THE IEEE, 1996, New York. *Proceedings of the...* New York: S.n., 1978. v. 66, p. 1048–1174.
- THANACHAYANONT, A.; PAYNE, A. CMOS floating active inductor and its applications to bandpass filter and oscillator designs. *IEEE Proceedings on Circuits, Devices and Systems*, New York, v. 147, n. 1, p. 42–48, February 2000.
- XIE, Y. H.; FREI, M. R.; KING, A. J. B. C. A.; KOSSIVES, D.; GOMEZ, L. T.; THEISS, S. K. An approach for fabricating high-performance inductors on lowresistivity substrates. *IEEE Journal of Solid-State Circuits*, New York, v. 33, n. 9, p. 1433–1438, September 1998.
- YUE, C. P.; WONG, S. S. On-chip spiral inductors with patterned ground shields for Si-based RF ICs. *IEEE Journal of Solid-State Circuits*, San Francisco, v. 33, n. 5, p. 743–752, May 1998.