An algorithmic of analog-to-digital converter using current-mode and digital CMOS process
Carregando...
Fontes externas
Fontes externas
Data
Autores
Orientador
Coorientador
Pós-graduação
Curso de graduação
Título da Revista
ISSN da Revista
Título de Volume
Editor
IEEE Computer Soc
Institute of Electrical and Electronics Engineers (IEEE)
Institute of Electrical and Electronics Engineers (IEEE)
Tipo
Trabalho apresentado em evento
Direito de acesso
Acesso aberto
Fontes externas
Fontes externas
Resumo
In this paper a new algorithmic of Analog-to-Digital Converter is presented. This new topology use the current-mode technique that allows a large dynamic range and can be implemented in digital CMOS process. The ADC proposed is very small and can handle high sampling rates. Simulation results using a 1.2um CMOS process show that an 8-b ADC can support a sampling rate of 50MHz.
Descrição
Palavras-chave
Idioma
Inglês
Citação
1998 Midwest Symposium on Circuits and Systems, Proceedings. Los Alamitos: IEEE Computer Soc, p. 520-521, 1999.
