Logotipo do repositório
 

Publicação:
Estudo dos Modos de Configuração de FPGA

dc.contributor.advisorMesquita, Leonardo [UNESP]
dc.contributor.authorCarbonara, Luigi Pitsch [UNESP]
dc.contributor.institutionUniversidade Estadual Paulista (Unesp)
dc.date.accessioned2018-08-30T18:20:54Z
dc.date.available2018-08-30T18:20:54Z
dc.date.issued2016-12-16
dc.description.abstractThis work shows a study of the FPGA configuration modes from Altera's family CYCLONE IV. The configuration modes allow the FPGA to receive, transmit, process and store data in different ways. The existing configuration modes from the device are Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) and Joint Test Action Group (JTAG). In this work, a project pilot was carried out in which is used the JTAG configuration mode targeting to implement a System on Chip (SoC) where we have a processor performing its function in communicating with an additional logic extern to it, being both inserted in the same chip. Also the necessary requirements are presented to a designer perform a FPGA remote configuration from the deepening in the ability of construction of the Nios II processor and its consequent configuration by software with the use of the possible configuration modes which allow this possibility of application, AS and APen
dc.description.abstractEste trabalho mostra um estudo dos modos de configuração de FPGA da família CYCLONE IV do fabricante Altera. Os modos de configuração permitem ao FPGA receber, transmitir, processar e armazenar dados de maneiras diferentes. Os modos de configuração existentes para este modelo do dispositivo são Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) e Joint Test Action Group (JTAG). No trabalho, foi realizado um projeto piloto no qual se usa o modo de configuração JTAG visando implementar um sistema (System on Chip - SoC) no qual tem-se um processador desempenhando sua função em comunicação com uma lógica adicional externa a ele, estando ambos inseridos no mesmo chip. Também são apresentados os requisitos necessários para um projetista realizar uma configuração remota do FPGA a partir do aprofundamento na habilidade de construção do processador Nios II e sua consequente configuração via software com a utilização dos possíveis modos de configuração que permitem essa possibilidade de aplicação, AS e APpt
dc.format.extent81 f.
dc.identifier.aleph000881352
dc.identifier.citationCARBONARA, Luigi Pitsch. Estudo dos Modos de Configuração de FPGA. 2016. 81 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.
dc.identifier.filehttp://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881352.pdf
dc.identifier.lattes9338079447464341
dc.identifier.urihttp://hdl.handle.net/11449/155267
dc.language.isopor
dc.publisherUniversidade Estadual Paulista (Unesp)
dc.rights.accessRightsAcesso aberto
dc.sourceAleph
dc.subjectCircuitos integradospt
dc.subjectConfiguraçõespt
dc.subjectProgramadores de computadorpt
dc.subjectComputer programmerspt
dc.titleEstudo dos Modos de Configuração de FPGApt
dc.typeTrabalho de conclusão de curso
dspace.entity.typePublication
unesp.advisor.lattes9338079447464341
unesp.campusUniversidade Estadual Paulista (UNESP), Faculdade de Engenharia, Guaratinguetápt
unesp.undergraduateEngenharia Elétrica - FEGpt

Arquivos

Pacote Original

Agora exibindo 1 - 1 de 1
Carregando...
Imagem de Miniatura
Nome:
000881352.pdf
Tamanho:
9.07 MB
Formato:
Adobe Portable Document Format