Logo do repositório

Minimização de funções majoritárias de 3 entradas como um problema de programação não linear inteira binária

dc.contributor.advisorSilva, Alexandre César Rodrigues da [UNESP]
dc.contributor.authorOliveira Júnior, José Virgilio de [UNESP]
dc.contributor.committeeMemberSilva, Alexandre César Rodrigues da [UNESP]
dc.contributor.committeeMemberMantovani, José Roberto Sanches [UNESP]
dc.contributor.committeeMemberLeite, Jonatas Boas [UNESP]
dc.contributor.committeeMemberBatista, Edson Antonio
dc.contributor.committeeMemberOliveira, Vlademir de Jesus Silva
dc.contributor.institutionUniversidade Estadual Paulista (Unesp)pt
dc.date.accessioned2026-03-04T18:25:15Z
dc.date.issued2025-11-06
dc.description.abstractCom a tecnologia CMOS atingindo limitações físicas, nanotecnologias emergentes baseadas em portas lógicas majoritárias têm ganhado destaque. Um dos grandes desafios é a minimização dos circuitos que utilizam essa arquitetura. Tradicionalmente, métodos de otimização dependem do uso de funções majoritárias primitivas. Esta tese demonstra que essa dependência não é obrigatória e, como objetivo principal, apresenta uma nova metodologia para a minimização de funções booleanas expressas na forma majoritária de 3 entradas. O cerne da proposta baseia-se na introdução dos conceitos de funções booleanas fundamentais, que restringem as funções primitivas, e das classes de complexidade de uma função majoritária, para estruturar a busca pela solução minimizada. Deste modo, esta teoria apresenta a problemática da minimização como um problema de programação não linear inteira binária. Esta teoria foi implementada utilizando a linguagem Python e o solucionador CPLEX, obtendo-se resultados experimentais que validaram a abordagem, minimizando funções majoritárias de 3 entradas com até 15 variáveis e 5 níveis, obtendo circuitos otimizados que minimizam o número de portas e níveis lógicos. O trabalho estabelece, portanto, um novo paradigma teórico e computacional para a síntese de circuitos em lógica majoritária, podendo ser a base para o desenvolvimento de técnicas de otimização mais eficientes no futuro.pt
dc.description.abstractWith CMOS technology reaching physical limitations, emerging nanotechnologies based on majority logic gates have gained prominence. One of the major challenges is the minimization of circuits using this architecture. Traditionally, optimization methods depend on the use of primitive majority functions. This thesis demonstrates that this dependence is not mandatory and, as its main objective, presents a new methodology for minimizing Boolean functions expressed in 3-input majority form. The core of the proposal is based on the introduction of the concepts of fundamental Boolean functions, which restrict primitive functions, and the complexity classes of a majority function, to structure the search for the minimized solution. Thus, this theory presents the problem of minimization as a binary integer nonlinear programming problem. This theory was implemented using the Python language and the CPLEX solver, obtaining experimental results that validated the approach, minimizing 3-input majority functions with up to 15 variables and 5 levels, obtaining optimized circuits that minimize the number of gates and logic levels. This work therefore establishes a new theoretical and computational paradigm for the synthesis of circuits in majority logic, and may form the basis for the development of more efficient optimization techniques in the future.en
dc.description.sponsorshipConselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)
dc.description.sponsorshipIdCNPq: 152852/2021-2
dc.identifier.capes33004099080P0
dc.identifier.citationOLIVEIRA JÚNIOR, José Virgilio de. Minimização de funções majoritárias de 3 entradas como um problema de programação não linear inteira binária. 2025. 111 f. Tese (Doutorado em Engenharia Elétrica) - Faculdade de Engenharia, Universidade Estadual Paulista - UNESP, Ilha Solteira, 2025.
dc.identifier.lattes3609051377250440
dc.identifier.orcid0000-0002-2624-7883
dc.identifier.urihttps://hdl.handle.net/11449/319985
dc.language.isopor
dc.publisherUniversidade Estadual Paulista (Unesp)
dc.rights.accessRightsAcesso abertopt
dc.subjectÁlgebra booleanapt
dc.subjectCplexpt
dc.subjectLógica majoritáriapt
dc.subjectPortas lógicaspt
dc.subjectProgramação matemáticapt
dc.subjectBoolean algebraen
dc.subjectLogic gatesen
dc.subjectMajority logicen
dc.subjectMathematical programmingen
dc.titleMinimização de funções majoritárias de 3 entradas como um problema de programação não linear inteira bináriapt
dc.title.alternativeMinimizing 3-input majority functions as a binary integer nonlinear programming problemen
dc.typeTese de doutoradopt
dspace.entity.typePublication
relation.isAuthorOfPublication218aa695-3da9-4a32-9893-0631f46e010f
relation.isAuthorOfPublication.latestForDiscovery218aa695-3da9-4a32-9893-0631f46e010f
relation.isGradProgramOfPublication909f8040-719f-42cf-a550-e298b801fceb
relation.isGradProgramOfPublication.latestForDiscovery909f8040-719f-42cf-a550-e298b801fceb
relation.isOrgUnitOfPublication85b724f4-c5d4-4984-9caf-8f0f0d076a19
relation.isOrgUnitOfPublication.latestForDiscovery85b724f4-c5d4-4984-9caf-8f0f0d076a19
unesp.campusUniversidade Estadual Paulista (UNESP), Faculdade de Engenharia, Ilha Solteirapt
unesp.embargoOnlinept
unesp.examinationboard.typeBanca públicapt
unesp.graduateProgramEngenharia Elétrica - FEISpt
unesp.knowledgeAreaAutomaçãopt
unesp.researchAreaNão constapt

Arquivos

Pacote original

Agora exibindo 1 - 1 de 1
Carregando...
Imagem de Miniatura
Nome:
oliveira_junior_jv_dr_ilha.pdf
Tamanho:
1.29 MB
Formato:
Adobe Portable Document Format

Licença do pacote

Agora exibindo 1 - 1 de 1
Carregando...
Imagem de Miniatura
Nome:
license.txt
Tamanho:
2.14 KB
Formato:
Item-specific license agreed upon to submission
Descrição: