Projeto e desenvolvimento de um conversor CC-CC multicelular com operação assimétrica no modo de condução crítica

Abstract

Este trabalho envolve o estudo e o desenvolvimento de um conversor CC-CC boost composto por arquitetura multicelular que pode vir a operar com células iguais ou diferentes permitindo que o balanço de potência entre as células seja assimétrico. Cada célula do conversor, independente do fluxo de potência que estiver trabalhando deve operar preferencialmente no modo de condução crítica, com a finalidade de diminuir os esforços sobre os transistores, resultando em menores perdas de condução e de chaveamento, além de praticamente eliminar as perdas de recuperação reversa nos diodos. O modelamento matemático que caracteriza a ondulação da corrente de entrada do conversor foi desenvolvido baseado na série de Fourier. Com isso é possível chegar a um modelo matemático generalizado podendo ser aplicado para configurações simétricas e assimétricas, independentemente da quantidade de células. No modelo proposto também é considerado uma variável manipulável referente ao deslocamento de fase entre as células. Baseado na configuração adotada, pode-se estabelecer o valor do ângulo de defasagem de cada célula para que resulte na menor ondulação da corrente de entrada. Com as condições propostas para a obtenção das menores ondulações, é apresentado um estudo referente ao rendimento do conversor, desmembrando as perdas em cada elemento, considerando configurações simétricas e assimétricas. Simulações das ondulações das correntes foram realizadas e comparadas com o modelo matemático proposto, assim como estimativas das perdas nos elementos. Resultados de ensaios experimentais são apresentados considerando um protótipo constituído por quatro células com capacidades de 250 W e 125 W, semicondutores de carbeto de silício, e sistema de controle baseado em uma placa de desenvolvimento FPGA.

This work involves studying and developing a DC-DC boost converter composed of a multi-cell architecture that can operate with the same or different cells, allowing the power balance between the cells to be asymmetrical. Regardless of power flow, each converter cell should preferably operate in the critical conduction mode to reduce the stress on the transistors, resulting in lower conduction and switching losses and almost eliminating reverse recovery losses in the diodes. The mathematical modeling that characterizes the converter's input current ripple was developed based on the Fourier series. Thus, it is possible to arrive at a generalized mathematical model that can be applied to symmetrical and asymmetrical configurations, regardless of the number of cells. The proposed model also considers a manipulable variable referring to the phase shift between the cells. Based on the adopted configuration, the value of the phase shift angle of each cell can be defined so that it results in a minor ripple of the input current. With the proposed conditions for obtaining the lowest ripples, a study is presented regarding the converter's performance, separating the losses in each element, and considering symmetrical and asymmetrical configurations. Current ripples simulations were performed and compared with the proposed mathematical model and estimates of the losses in the elements. Experimental test results are presented considering a prototype consisting of four cells with 250 W and 125 W capacities, silicon carbide semiconductors, and control system based on an FPGA development board.