Método para arquitetura de computador reconfigurável e sujeita a constantes otimizações

Publicação:
Método para arquitetura de computador reconfigurável e sujeita a constantes otimizações

dc.contributor.author	Araujo, Dias Mauricio [UNESP]
dc.contributor.institution	Universidade Estadual Paulista (Unesp)
dc.date.accessioned	2014-09-02T13:14:16Z
dc.date.available	2014-09-02T13:14:16Z
dc.date.created	2012-04-11
dc.date.issued	2013-11-26
dc.description	Processo: BR102012008476-7
dc.description	Número de publicação: BR102012008476 (A2)
dc.description	Número de aplicação: BR20121008476
dc.description.abstract	Patente de invenção de um método para arquitetura de computador reconfigurável e sujeita a constantes otimizações que compreende uma arquitetura de computador implementada em FPGA (Field Programmable Gate Array).	pt
dc.identifier	http://worldwide.espacenet.com/publicationDetails/originalDocument?CC=BR&FT=D&NR=102012008476A2
dc.identifier.file	INPI-BR102012008476-7.pdf
dc.identifier.uri	http://hdl.handle.net/11449/109030
dc.language.iso	por
dc.publisher	Instituto Nacional de Propriedade Industrial (INPI)
dc.rights.accessRights	Acesso aberto
dc.source	Instituto Nacional de Propriedade Industrial (INPI)
dc.title	Método para arquitetura de computador reconfigurável e sujeita a constantes otimizações	pt
dc.type	Patente
dspace.entity.type	Publication

Agora exibindo 1 - 1 de 1