Low voltage four-quadrant current multiplier: an improved topology for n-well CMOS process
Carregando...
Fontes externas
Fontes externas
Data
Autores
Orientador
Coorientador
Pós-graduação
Curso de graduação
Título da Revista
ISSN da Revista
Título de Volume
Editor
Springer
Springer Nature
Springer Nature
Tipo
Resumo
Direito de acesso
Acesso restrito
Fontes externas
Fontes externas
Resumo
An analog CMOS current multiplier building block for low voltage applications using an n-well process is presented. The multiplier equations are derived to proof its linear characteristic, and then a low voltage design is proposed. Post layout simulation in a 0.35 mu m AMS CMOS. process and 1.5 V supply voltage shows a THD of 0.84% at 10 MHz and a frequency response bandwidth of 140 MHz.
Descrição
Palavras-chave
Idioma
Inglês
Citação
Analog Integrated Circuits and Signal Processing. Dordrecht: Springer, v. 65, n. 1, p. 61-66, 2010.
